高速串行总线测试和验证.docxVIP

高速串行总线测试和验证

日程安排

、PHY介绍

、Electro-MechanicalbreakdownofTransmissionLine

–互操作能力挑战

、使用实时(RT)示波器进行模拟检验和“一致性”测试

–完整的解决方案：“四合一”、探测

、采集

、一致性测试和分析、调试

、问答

22004-12-6高速串行总线测试和验证

PHY层分区

事务处理数据链路物理逻辑逻辑分析仪电气实时示波器

事务处理

数据链路

物理

逻辑

逻辑分析仪

电气

实时

示波器

、与更高层隔开

–PHY升级不影响数据链路层及以上各层

、电气功能

–分组交换

–功率管理机制

–惊人的连接/断开机制

、逻辑功能

–复位,初始化

–配置:速率,链路宽度,通路映射和偏移校正及状态

–编码/解码/解扰

!t

机械

机械

32004-12-6高速串行总线测试和验证

主要定义

、端口–位于定义了一条链路的同一个芯片上的一组发射机和接收机、

、端口

–位于定义了一条链路的同一个芯片上的一组发射机和接收机

、通路

–一套差分信号对,一对用于发送，一对用于接收

链路

通路

、链路

–两个器件之间的双单工通信路径

–一条xN链路由N条通路组成

PHY

端口

端口

!t端口

!t

端口

PHY

42004-12-6高速串行总线测试和验证

RxSerDes器件SerDes器件TxRxTx

Rx

SerDes器件

SerDes器件

Tx

Rx

Tx

LaneMechanicalExample1

一致性测试和互操作能力挑战

FR4

FR4ECB

BGA针脚

AC耦合电容

铜差分轨迹

通道

52004-12-6高速串行总线测试和验证

LaneMechanicalExample2

一致性测试和互操作能力挑战

AC耦合电容

TxRxSerDes器件

Tx

Rx

SerDes器件

连接器

RxTxSerDes器件

Rx

Tx

SerDes器件

通道

62004-12-6高速串行总线测试和验证

LaneMechanicalExample3

一致性测试和互操作能力挑战

AC耦合电容

TxRxSerDes器件

Tx

Rx

SerDes器件

电缆

RxTxSerDes器件

Rx

Tx

SerDes器件

通道

72004-12-6高速串行总线测试和验证

50Ω50ΩbbRX逻辑TX逻辑ΩCC嵌入时钟V_BiasA源端子恢复时钟GndB D+RX逻辑TX逻辑 DC50Ω50ΩCV_BiasBGndA主要是模拟电路主要是模拟电路主要是数字逻辑主要是数字逻辑

50Ω50

Ω

b

b

RX逻辑

TX逻辑

Ω

C

C

嵌入时钟

V_BiasA源端子

恢复时钟

GndB

D+

RX逻辑

TX逻辑

D

C

50Ω50Ω

C

V_BiasB

GndA

主要是

模拟电路

主要是

模拟电路

主要是数字