基于UART Ip核实现嵌入式微处理器扩展多串口电路的设计.pdfVIP

龙源期刊网

基于ＵＡＲＴＩｐ核实现嵌入式微处理器

扩展多串口电路的设计

作者：方明林建中

来源：《硅谷》2009年第05期

摘要[]给出利用FPGA上实现的UARTIP核，实现在微处理器S3C2440A总线上动态扩展

多串口电路，论述基于发送和接收FIFO下的UART接口模块设计以及各主要功能模块实现。

另外，给出节省中断资源的用于实现串口动态扩展的电路。最后，给出WINCE5.0下多串口设

备驱动程序的实现框架。

关键词[]UARTS3C2440AWINCE5.0

中图分类号：TP3文献标识码：A文章编号（2009）0310015－03

一、引言

由于基于FPGA/CPLD实现的电路在灵活性，体积，成本方面都有其优势。本文从实际应

用的角度出发，为了满足高速数据传输要求，利用FPGA实现了分别拥有512字节的发送和接

收FIFO的UART接口模块，并采用接口电路动态扩展UART，以实现微处理器S3C2440A上

实现扩展多串口的目的，在最少改动电路下满足要求高速传输的多串口场合。同时，本文还给

出了在嵌入式操作系统WINCE5.0下的多串口驱动实现过程。

二、硬件电路总体设计

硬件电路实现如图（1）所示，主要有微处理器S3C2440A，两片缓冲器74LVTH162245

分别用于地址总线/片选和数据总线的缓冲，以及一块FPGA模块组成。微处理器是三星32bit

ARM920T内核的S3C2440A，其主频在400MHZ，最高可达533MHZ，可扩展外部存器，具

有丰富的I2C，SPI，CAN，以太网，USB等控制接口，还可通过总线扩展其他接口电路，应

用层面非常广泛。而FPGA模块的功能是使用VHDL实现了UARTIP核以及多串口扩展控制

电路，该控制电路通过产生多个串口的片选以及通过微处理器的1个GPIO口作为中断使能信

号来高效管理多个串口中断共用一个中断的有效方法来实现多串口的扩展，通过这不仅节约了

龙源期刊网

中断资源，同时，也保证了多个串口中断的无漏检测和服务。另外，通过电平转换芯片，如

MAX232，MAX485，MAX491它们可以分别实现RS232，RS485以及RS422接口串口。

（一）微处理器S3C2440A资源分配

S3C2440A中的内存控制器提供了要求外部内存访问的内存控制信号，总共有8个块，地

址从0x0000_000～0x4000_0000，每个块的大小为128MB，6个块可以用于扩展ROM，

SRAM，其他两个用于ROM，SDRAM。每个块都有一个片选信号nGs0～nGs7，当某块的片

选信号有效时，就可以通过读写信号访问该块数据。在扩展多串口的电路，我们采用了第6块

内存块，地址从0x2800_0000～0x3000_0000，片选信号为nGs5，来作为访问多串口数据的区

域。

（二）UARTIP核的设计

采用硬件描述语言VHDL，在ALTERA公司的现场可编程门阵列（FPGA）上实现了拥有

512字节接收和发送FIFO的软件上兼容16550的UART核。在UARTIP核中主要由读写控制

模块，寄存器和发送/接收FIFO模块，接收模块，发送模块，波特率发生器以及中断控制产生

模块组成。图（2）显示了UART的数据发送/接收的格式，从CPU端和设备端看，UART接

收部分实现在设定波特率下将设备端的串行数据转换成并行数据给CPU，而发送部分实现将

CPU端的并行数据转换成串行数据再以设定的波特率发送给设备。其中，在设备端的数据帧

龙源期刊网

格式中，起始位为两个比特宽度，用于在UART接收时的辨别一帧数据开始的判断；通过对

UART内部寄存器的配置，可以将配置数据位数5～8位，是否有校验位和校验类型，以及停