由层叠的两个串联连接的芯片形成的集成电路 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN110226226A

(43)申请公布日2019.09.10

(21)申请号CN201780072144.X

(22)申请日2017.11.20

(71)申请人埃克斯甘公司

地址法国格勒诺布尔

(72)发明人D·洛维尔德L·古洛特法布里斯勒泰特·

(74)专利代理机构北京三友知识产权代理有限公司

代理人黄纶伟

(51)Int.CI

权利要求说明书说明书幅图

(54)发明名称

由层叠的两个串联连接的芯片形成

的集成电路

(57)摘要

本发明涉及一种集成电路(100)，包

括：第一芯片(30)，包括高压耗尽型晶体

管；以及第二芯片(40)，包括增强型器

件，第一芯片(30)和第二芯片(40)在其正面

分别包括第一和第二栅接触盘(31、41)、

第一和第二源接触盘(32、42)以及第一和

第二漏接触盘(33、43)。集成电路(100)特

别值得注意的是：第一芯片(30)和第二芯

片(40)通过它们各自的正面(34、44)相互接

合并形成层叠体(50)，第一芯片(30)的面积

大于第二芯片(40)的面积，使得第一芯片

(30)的正面(34)的外围部分未被第二芯片

(40)掩盖；第一芯片(30)包括至少一个放置

在其正面(34)上的附加接触盘(331)，其与

高压耗尽型晶体管电绝缘并且与第二栅接

触盘(41)接触；第一栅接触盘(31)与第二源

接触盘(42)接触和/或第一源接触盘(32)与第

二漏接触盘(43)接触；并且第一栅接触盘

(31)和附加接触盘(331)至少部分地延伸到

第一芯片(30)的外围部分中。

法律状态

法律状态公告日法律状态信息法律状态

2023-04-14授权发明专利权授予

权利要求说明书

1.一种集成电路(100),该集成电路(100)包括:包括高压耗尽型晶体管的第一芯片(30);

以及包括增强型器件的第二芯片(40),所述第一芯片(30)在正面上具有第一栅接触盘

(31)、第一源接触盘(32)和第一漏接触盘(33),并且所述第二芯片(40)包括第二栅接触

盘(41)、第二源接触盘(42)和第二漏接触盘(43);所述集成电路(100)的特征在于:

所述第一芯片·(30)和所述第二芯片(40)在它们各自的正面(34、44)彼此接合并形成

层叠体(50),所述第一芯片(30)的正面(34)的表面大于所述第二芯片(40)的表面,使得

所述第一芯片(30)的正面(34)的外围部分不被所述第二芯片(40)掩盖,

所述第一芯片·(30)包括至少一个放置在其正面(34)上的附加接触盘(331),该附加接

触盘(331)与所述高压耗尽型晶体管电绝缘,并且与所述第二栅接触盘(41)接触,

所述第一栅接触盘·(31)与所述第二源接触盘(42)接触且/或所述第一源接触盘(32)与

所述第二漏接触盘(43)接触,

所述第一栅接触盘·(31)和所述附加接触盘(331)至少部分地延伸到所述第一芯片(30)

的所述外围部分中。

2.根据前述权利要求所述的集成电路(100),该集成电路(100)包括壳体(10),该壳体(10)

具有至少三个电端子,栅极端子(11)、源极端子(12)和漏极端子(13),并且其中,层叠体

(50)被布置为,所述第一芯片(30)的背面(35)位于所述壳体(10)的连接到所述源极端子

(12)的结构板(14)上。

3.根据前述权利要求所述的集成电路(100),其中,与所述第二源接触盘(42)接触的所

述第一栅接触盘(31)在所述第一芯片(30)的所述晶体管的有源区上延伸,并且在所述

第一芯片(30)与所述第二芯片(40)之间形成