Cadence PCB设计教程_原创精品文档.pdfVIP

一、用DesignEntryCIS（Capture）设计原理图

1、创建工程：file--new--project；输入工程名称，指定工程放置路径；

2、设置操作环境Options--Preferencses:

颜色：colors/Print

格子：GridDisplay

杂项：Miscellaneous

常取默认值

3、配置设计图纸：

设定模板：Options--DesignTemplate:（应用于新图）

设定当前图纸Options--SchematicPageProperities

4、创建元件及元件库

File--NewLibrary--选择要添加到的工程

Design--NewPart.(或者在Library处右击选择NewPart)

（1）Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用

于标准逻辑）

（2）Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大

元件)

一个封装下多个元件图，以Viewextpart(previouspart)切换视图

元器件封装：

（1）place--line画线，用来画封装外形；

（2）place--pin放置管脚；放单个或多个；

不同类型的管脚选择的type不同；

5、绘制原理图

（1）放置电器

Place--part；可以从设计缓存中，活着元件库，软件自带元件库，中选择；选择AddLibrary

增加元件库；

电源和地（powergnd)从右边工具栏中选择；

（2）连接线路

wire

bus：与wire之间必须以支线连接，并以网标(netalias)对应（wire:D0，D1D7;bus:D[0..7]）

数据总线和数据总线的引出线必须定义netalias

（3）Schematicnewpage(可以多张图：

单层次电路图间，以相同名称的“电路端口连接器”offconnector连接

多层次式电路图：以方块图（层次块HierarchicalBlock...）来代替实际电路的电路图，以相

同名称Port的配对内层电路，内层电路之间可以多张，同单层连接

（4）PCB层预处理

编辑元件属性

在导入PCB之前，必须正确填写元件的封装（PCBFootprint）

参数整体赋值（框住多个元件，然后EditProperties），出现如图所示的propertyediter；

编辑pcbfootPrint（与allegropcb中的元器件的封装名称相一致）；partPerference是网表导入

allegropcb后的元器件名称；还能进行其他属性编辑；还可添加其他需要的属性；

(6)分类属性编辑

EditProperties--NewColumnClass:IC(IC,IO,Discrete三类，在PCB中分类放置)

放置定义房间（Room）

EditProperties--NewColumnRoom

添加文本和图像

添加文本、位图（Place...）

6、原理图绘制的后续处理（切换到项目管理器窗口，选中*.DSN文件，然后进行后处理

————DRC检查、生成网表及元器件清单）

(1)设计规则检查（Tools--DesignRulesCheck...）

DesignRulesCheck

scope(范围):entire（全部）/selection（所选）

Mode(模式):occurences(事件：在同一绘图页内同一实体出现多次的实体电路）

instance(实体：绘图页内的元件符号)

Action（动作）：checkdesignrules/deleteDRC

Report（报告）：

CreateDRCmarkersforwarn(在错误之处放置警告标记)

Checkhierarchicalportconnection(层次式端口连接)

Checkoffconnectorconnection(平坦式端口连接)

Reportidentic