CADENCE仿真步骤_原创精品文档.pdfVIP

CADENCE仿真步骤

CadenceSPECCTRAQuest仿真步骤

[摘要]本文介绍了Cadence

SPECCTRAQuest在高速数字电路的PCB设计

中采用的基于信号完整性分析的设计方法的全

过程。从信号完整性仿真前的环境参数的设置，

到对所有的高速数字信号赋予PCB板级的信号

传输模型，再到通过对信号完整性的计算分析找

到设计的解空间，这就是高速数字电路PCB板

级设计的基础。

[关键词]板级电路仿真I/OBuffer

InformationSpecification（IBIS）

1引言

电路板级仿真对于今天大多数的PCB板级设

计而言已不再是一种选择而是必然之路。在相当

长的一段时间，由于PCB仿真软件使用复杂、缺

乏必需的仿真模型、PCB仿真软件成本偏高等原

因导致仿真在电路板级设计中没有得到普及。随

着集成电路的工作速度不断提高，电路的复杂性

不断增加之后，多层板和高密度电路板的出现等

等都对PCB板级设计提出了更新更高的要求。尤

PCB板的设计比较既缩短了设计周期，又降低

了设计成本。

同时，随着软件业的高速发展，涌现出了越来

越多操作更简便、功能更多、成本更低的EDA软

件。越来越完备的仿真模型也得以提供。所有这

些都为PCB设计中广泛的采用电路设计板级仿

真提供了充分条件。

下面就CadenceSPECCTRAQuest这一高速

电路板级设计仿真工具采用IBIS模型详细介绍

进行板级仿真设计的全过程。

2仿真前环境设置

使用CadenceSPECCTRAQuest进行高速电

路设计的仿真，不同的设计者根据各自的需要可

以灵活的利用这个EDA工具进行仿真设计。当

然，在进行一个完整的PCB板设计前仿真时，

按照一定步骤规范地完成仿真设计，将会为你的

仿真工作带来极大的方便。可以减少整个仿真工

作的工作量、可以减少整个仿真工作中出现错误

的可能性、可以留下一个完整的有价值的文档，

同时也能养成良好的仿真工作习惯，为今后高效

的完成高速电路的仿真设计打下基础。

首先，我们知道Cadence公司的EDA软件可

以运行在WindowsNT环境下和UNIX环境下，

除非特别说明，本文所述都是在WindowsNT环

境下。SPECCTRAQuest是CadenceEDA工具

中有关高速电路设计的一个模块。

在进行网络拓扑结构提取和信号分析之前，一

些前期的准备工作必须正确完成。

PCB板外型边框（Outline）

根据实际结构设置PCB板边框。

PCB板叠层（Stackup）

主要确定PCB板布线层数以及层叠(stack-up)

方式，会直接影响到印制线的布线和阻抗。根

据芯片管脚数、芯片密度、网表密度等方面来

考虑。然后根据实际情况确定叠层参数，可以

选用各个PCB制板公司推荐的叠层参数。关

键是要选取合适的布线阻抗。在Cadence中

打开SetupAdvisor进入EditStack-up对话

框，如图1，进行编辑。

导入网表（Netlist）

器件预布局（Placement）

将其中的关键器件进行合理的布局，主要涉及

相对距离、抗干扰、散热、高频电路与低频电

路、数字电路与模拟电路等方面。

PCB板布线分区（Rooms）

主要用来区分高频电路与低频电路、数字电路

与模拟电路以及相对独立的电路。元器件的布

局以及电源和地线的处理将直接影响到电路

性能和电磁兼容性能。

PCB板禁止布线区划分（Keepouts）

根据PCB制板