集成电路的ESD防护关键技术.pdfVIP

  1. 1、本文档共1页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

电子技术ElectronicTechnology

集成电路的ESD防护关键技术

文/李文学

随着集成电路的不断发展以

摘及芯片工艺的逐渐提高,对静电

要放电承受能力提出了更高的要求。

为了有效提高集成电路ESD防护

水平,避免静电放电对集成电路

造成重大损害,应该不断创新ESD

防护技术。

【关键词】集成电路ESD防护关键技术图1:LSCR剖面图

产生了不利影响。除此之外还会对集成电路电P+与阴极端口相连。通过对SCR晶闸管的结

子器件的抗静电能力以及使用可靠性造成不良构进行分析可以得出,SCR防护技术应用过

1集成电路ESD防护电路设计原则影响。程中具体包括两种电阻以及两个寄生三极管。

在进行ESD防护时,可控硅晶闸管作为两端

2.2ESD失效机理分析

在集成电路正常工作的过程中,ESD防器件连接于集成电路中,其阳极与N-well进

护电路处于关闭状态,不会发生ESD现象,在硅熔化方面,由于静电放电过程中所行连接,其阴极与P-well进行连接。然后将晶

这主要是由于ESD防护电路器件存在一定的产生的电流会产生热量,促使温度功耗快速上闸管与集成电路中双极型晶体管中的Pn进行

触发电压。在集成电路触发不当情况下会导致升,进而导致硅表面会出现融化现象。在硅表连接,便可以通过对可控硅闸管进行触发来起

发生ESD现象。ESD事件发生后应该将保护面融化过程中,会造成电路的电阻大幅降低,到有效的ESD防护功能。

器件快速打开,如果保护电路没有能够及时打通常情况下电阻可以降低30倍左右,进而促

3.2基于安全芯片的防护技术

开,很可能造成核心电路的损毁。同时在进行使更多的电流通过融化区域,导致出现第二次

ESD防护设计时,应该充分考虑防护的等级

热失控现象。同时在该过程中漏电电流会沿着为了有效避免ESD现象对于集成电路造

要求,保证集成电路的核心不能够被损毁;除熔化电路进行再分配,在漏电电流以及电压比成的重大损害,提高对集成电路ESD的防护

此之外在发生ESD情况下,应该确保所有的较高的情况下,容易对集成电路中结点晶格构水平,通常情况下会在PAD周边设置ESD防

保护器件均处于关闭状态,否则受到ESD事造损害,情况严重的甚至可以造成集成电路的护电路,这种方式虽然在一定程度上提高了

件影响,容易导致器件处于被禁止的闩锁状态,全部短路。在电荷注入情况方面,由于在静电ESD防护能力,但是并没有解决集成电路内

造成集成电路中的核心电路出现重大故障。放电的过程中会导致产生结点的反向偏置,进部电路的受损问题,所以有必要采用安全芯片

2ESD失效模式与失效机理而容易引发雪崩击穿现象,对部分载流子中的防护技术。在安全芯片防护技术中需要采用

能量进行有效补充,促使氧化层可以突破势垒PowerClamp,将防护电路划分为静态电路和

2.1ESD失效模式限制,进入到硅能量势垒中,引起硅表面阀值动态电路。通过静态防护

文档评论(0)

195****9852 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档