一种抗辐照的场效应晶体管、CMOS集成电路及其制备 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN101707210A

(43)申请公布日2010.05.12

(21)申请号CN200910241608.2

(22)申请日2009.11.27

(71)申请人北京大学

地址100871北京市海淀区颐和园路5号北京大学

(72)发明人薛守斌黄如张兴

(74)专利代理机构北京君尚知识产权代理事务所(普通合伙)

代理人李稚婷

(51)Int.CI

权利要求说明书说明书幅图

(54)发明名称

一种抗辐照的场效应晶体管、

CMOS集成电路及其制备

(57)摘要

本发明公开了一种抗辐照的场效应

晶体管、CMOS集成电路及其制备方法。

其中，N型场效应晶体管在衬底和体区之

间增加了一层n+外延层，沟道为p/p+倒掺

杂结构层，源漏分别通过一个“L”形绝缘层

与体区隔离，“L”形绝缘层顶面到沟道上表

面的距离小于沟道的厚度；相应的n+外延

层改为p+外延层，p/p+倒掺杂结构层改为

n/n+倒掺杂结构层就形成P型场效应晶体

管。本发明的器件既抗单粒子效应，又抗

总剂量效应，所组成的CMOS集成电路可

以从根本上解决了抗辐照效应的单一性问

题，而且该器件可以基于体硅衬底制备，

无需SOI衬底，降低了成本，制备方法简

单，与传统CMOS工艺兼容，可控性好。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种N型场效应晶体管，包括衬底、体区、沟道、栅介质层、栅极和源漏，其特

征在于：所述衬底之上为一层n+外延层；所述体区为p阱，位于所述n+外延层之

上；所述沟道是一个p/p+倒掺杂结构层，由依次叠加在体区上的p+外延层和p外

延层组成；沟道之上依次为栅介质层和栅极；在沟道的两端分别连接n+源和n+漏；

n+源和n+漏分别通过一个“L”形绝缘层与体区隔离；“L”形绝缘层顶面到沟道上表

面的距离小于沟道的厚度。

2.如权利要求1所述的N型场效应晶体管，其特征在于：所述n+外延层的厚度为

50～200nm，掺杂浓度为1×10Sup17/Sup～5×10Sup19/SupcmSup-

3/Sup。

3.如权利要求1所述的N型场效应晶体管，其特征在于：所述p外延层的厚度为

10～20nm，掺杂浓度为1×10Sup15/Sup～5×10Sup17/SupcmSup-

3/Sup；所述p+外延层的厚度为20～50nm，掺杂浓度为1×10Sup18/Sup～

5×10Sup19/SupcmSup-3/Sup。

4.一种P型场效应晶体管，包括衬底、体区、沟道、栅介质层、栅极和源漏，其特

征在于：所述衬底之上为一层p+外延层；所述体区为n阱，位于所述p+外延层之

上；所述沟道是一个n/n+倒掺杂结构层，由依次叠加在体区上的n+外延层和n外

延层组成；沟道之上依次为栅介质层和栅极；在沟道的两端分别连接p+源和p+漏；

p+源和p+漏分别通过一个“L”形绝缘层与体区隔离；“L”形绝缘层顶面到沟道上表

面的距离小于沟道的厚度。

5.如权利要求4所述的P型场效应晶体管，其特征在于：所述p+外延层的厚度为

50～200nm，掺杂浓度为1×10Sup17/Sup～5×10Sup19/SupcmSup-

3/Sup。

6.如权利要求4所述的P型场效应晶体管，其特征在于：所述n外延层的厚度为

10～20nm，掺杂浓度为1×10Sup15/Sup～5×10Sup17/SupcmSup-

3/Sup；所述n+外延层的厚度为20～50nm，掺杂浓度为1×10Sup18/Sup～

5×10Sup19/SupcmSup-3/Sup。

7.一种CMOS