- 1、本文档共36页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
Cadence使用参考手册
邓海飞微电子学研究所设计室
2000年7月
目录
概述
1.1Cadence概述.1
1.2ASIC设计流程1
第一章Cadence使用基础
2.1Cadence软件的环境设置5
2.2Cadence软件的启动方法
2.3库文件的管理.
2.4文件格式的转化
2.5怎样使用在线帮助
2.6本手册的组成.
第二章Verilog-XL的介绍16
3.1环境设置
3.2Verilog-XL的启动.
3.3Verilog-XL的界面
3.4Verilog-XL的使用示例
3.5Verilog-XL的有关帮助文件.
第四章电路图设计及电路模拟22
4.1电路图设计工具Composer
4.1.1设置
4.1.2启动
4.1.3用户界面及使用方法
4.1.4使用示例
4.1.5相关在线帮助文档.
4.2电路模拟工具
4.2.1设置
4.2.2启动
4.2.3用户界面及使用方法
4.2.5相关在线帮助文档.
第五章自动布局布线.28
5.1Cadence中的自动布局布线流程
5.2用AutoAbgen进行自动布局布线库设计
第六章版图设计及其验证.31
6.1版图设计大师VirtuosoLayoutEditor.
6.1.1设置
6.1.2启动
6.1.3用户界面及使用方法
6.1.4使用示例
6.1.5相关在线帮助文档.
6.2版图验证工具Dracula
6.2.1Dracula使用介绍
6.2.2相关在线帮助文档.
第七章skill语言程序设计错误!未定义书签。
7.1skill语言概述错误!未定义书签。
7.2skill语言的基本语法错误!未定义书签。
7.3Skill语言的编程环境错误!未定义书签。
7.4面向工具的skill语言编程错误!未定义书签。
附录1技术文件及显示文件示例错误!未定义书签。
附录2Verilog-XL实例文件错误!未定义书签。
1.Test_memory.v错误!未定义书签。
2.SRAM256X8.v错误!未定义书签。
3.ram_sy1s_8052错误!未定义书签。
4.TSMC库文件错误!未定义书签。
附录3Dracula命令文件362
Cadence使用说明第1页共36页
概述
作为流行
文档评论(0)