结合晶体管版图效应分析的模拟集成电路设计.pdfVIP

结合晶体管版图效应分析的模拟集成电路设计

刘博;张金灿;张雷鸣;刘敏

【摘要】为了实现模拟集成电路版图设计的自动化,提出一种称为金属-氧化物-半

导体场效应晶体管阵列的版图布局方法.90nm/1.2V互补式MOS的测试元件组

(TEG)芯片被开发用以实验采样,芯片搭载多种导电沟道分割形式的多指栅晶体管,

晶体管在电路的版图设计中以不同的布局形态呈现.这些晶体管的电气参数被测试

并抽取,用以分析和评价其直流性能.以二级模拟运算放大器为实验电路,分别采用晶

体管阵列和全定制方式进行版图设计,从工艺波动性和版图面积两方面进行对比.成

品实测结果表明:以晶体管阵列方式实现共源共栅运放电路时,10枚TEG芯片的平

均失调电压为4.48mV,对比手工版图的5.59mV,抗波动性能约提升了20％,显示

了晶体管阵列版图设计方法的有效性.

【期刊名称】《河南科技大学学报（自然科学版）》

【年(卷),期】2019(040)002

【总页数】7页(P50-56)

【关键词】模拟集成电路;版图效应;工艺波动;多指栅MOS晶体管

【作者】刘博;张金灿;张雷鸣;刘敏

【作者单位】河南科技大学电气工程学院,河南洛阳471023;河南科技大学电气工

程学院,河南洛阳471023;河南科技大学电气工程学院,河南洛阳471023;河南科技

大学电气工程学院,河南洛阳471023

【正文语种】中文

【中图分类】TN386;TN40

0引言

模拟集成电路在数模混合片上系统(systemonchip,SoC)中扮演着连接自然世界重

要接口的角色。随着半导体器件尺寸的不断缩小，由制造工艺的偏差造成器件电气

参数的特性波动更加显著，工艺波动已成为影响模拟集成电路性能的重要因素之一。

从集成电路生产加工的角度，通过优化电路版图并改进工艺技术以消减工艺波动影

响的方法，在近期的研究中偶有提出。文献[1]提出结合可消减工艺波动影响的光

学邻近效应校正(opticalproximitycorrection，OPC)方法以实现版图图形的重构，

在降低版图复杂度的同时，提升了掩膜版的制造精度。文献[2]分析了横向扩散金

属-氧化物-半导体晶体管的热载流子受浅槽隔离(stressoftrenchisolation，STI)

应力的影响，及其造成功率器件性能波动的机理，通过器件仿真对波动趋势进行了

科学量化和建模。目前，与工艺波动相关的研究多集中在新型半导体材料制备、器

件和电路结构失配[3]、互联线建模[4-5]等领域。文献[6-7]通过仿真实验和实测对

90nm工艺下的晶体管器件版图结构进行了研究，对其引起电路性能波动的影响

做了定量表征和数学建模。由于实验成本高、周期长等原因，目前，针对版图结构

及其物理效应引起晶体管器件特性波动的机理研究仍然较少。

从电路设计及其自动化的角度，工艺波动也是造成模拟电路及其版图设计的复杂度

和开发成本急剧增加的重要原因之一。为提高设计效率，模拟版图设计自动化技术

一直是计算机辅助设计(computeraideddesign,CAD)领域的研究热点[8]。针对

由工艺偏差引入的器件失配、寄生波动等不良效应，文献[9]通过设置合理的布局

约束实现关键器件组对的对称或共质心布局，有效降低了工艺的线性梯度，消减了

器件失配对电路性能的影响。除布局约束外，文献[10]提出基于信号路径约束的数

模混合集成电路的版图自动生成技术，在器件布局的同时，为避免布线寄生的失配

而对关键信号传输路径的布线提前设置约束，最终通过对称和等长布线，保证了耦

合信号传输时的匹配精度。文献[11]最早提出了采用规则化器件布局的概念，通过

器件及模块的规则布局约束，在抑制工艺波动影响的同时，结合晶体管扩散区共享

结构，节约了版图面积。同时，实现了基于序列对(sequence-pair,SP)和改良模拟

退火算法的更低的O(n)计算量、布局面积和布线长的费用，展示了早期规则布局

结构的可行性和算法的优势。文献[12]提出了基于晶体管导电沟道分割的规则化模

拟版图布局概念，并以模拟运算放大器电路的综合实例，展示了该方案在90nm

工艺节点下的有效性和实用性。文献[13]展示了以晶体管双排阵列的规则布局结合

共质心结构的版图自动生成算法，有效抑制了工艺波动，同时节约了布图面积，减

小了布线复杂度，该算法已成功应用于逐次逼近型模拟数字转换器的设计。