实验一、Cadence软件操作步骤 .pdfVIP

实验一基本门电路设计——电路仿真

一、实验内容：

完成CMOS反相器的电路设计完成CMOS反相器的电路设计

实验目的

掌握基本门电路的设计方法掌握基本门电路的设计方法

熟悉Cadence的设计数据管理结构，以及定制设计的原理图输入、电路仿真、版图设计、

版图验证工具的使用

二、实验目的：基于csmc05工艺，完成一个具有逻辑反相功能的电路

设计要求：设计要求：

1.反相器的逻辑阈值在Vdd/2附近，即噪声容限最大

2.反相器的版图高度限制为24微米，电源和地线宽度各为2微米

3.反相器宽度限制为mos器件不折栅

4.为了给顶层设计留出更多的布线资源，版图中只能使用金属1和多晶硅作为互连线，输入，

输出和电源、地线等pin脚必须使用金属1

5.版图满足设计规则要求，并通过LVS检查

三、设计过程：

启动icfb

1.建立自己的设计库

2.用VirtuosoSchematicComposer画电路图

3.在AnalogDesignEnvironment中进行电路仿真

4.用Virtuoso（XL）LayoutEditer画版图

5.利用diva工具进行DRC检查，用dracula进行DRC和LVS验证。

四、实验步骤

1.Cadence软件操作步骤：

（1）.点击桌面虚拟机快捷方式图标；

（2）.打开虚拟机（存放路径：F:\cadence）；

（3）.启动虚拟机

（4）.单击右键，OpenTeminal,弹出终端对话框，输入Cadence启动命令icfb(是后台运

行的意思)。

2..新建一个库

建立自己的DesignLib

第一步：

CIW-Tools-Librarymanager

第二步：File-New

弹出“NewLibrary”对话框，在“Name”项填写要建的designlib的名字，这里是“lesson1”，

选择“Attachtoanexistingtechfile”

第三步：

弹出”AttachDesignLibrarytoTechnologyFile”对话框，在“TechnologyLibrary”中选择

st02

3.新建一个电路图

（1）File-New-Cellview

（2）弹出“CreateNewFile”对话框，“LibraryName”项选择“lesson1”“CellName”项

填入”inv”，“Tool”项选择”Composer-Schematic”“Tool”项确定后,相应的“ViewName”

项会出现内容因而无需输入”，点击“OK”后就进入VirtusoSchematic。

电路图编辑常用快捷键

添加元件i修改元件属性q

放大],缩小[缩放到原理图合适大小f

移动m拖拉s

复制c删除delete

画连线w添加管脚p

进入底层shift+E进入上一层ctrl+E

（3）.添加元器件并修改属性（快捷键i）

Schematic窗口：Add-Instance,在“AddInstance”中，点击Browse在“AddInstance中，

点击Browse,在“LibraryBrowser”中，选择需要添加的Instance，选择需要添加的Library：

st02Cell:mp，Cellview:symbol,

编辑元件的属性：修改MOSFET的Length=550nm,TotalWidth=6um

再添加一个NMOS管st02cell：mn，Cellview:symbol。Length=550nm,TotalWidth=3um。

再从添加analogLib库里添加电源vdd和地gnd

（4）.画线

按快捷键w，画连线。

（4）.添加输入输出管脚

按快捷键p，分别添加输入管脚in和输出管脚ou