集成电路及其制法.pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN102013424A

(43)申请公布日2011.04.13

(21)申请号CN201010194492.4

(22)申请日2010.05.28

(71)申请人台湾积体电路制造股份有限公司

地址中国台湾新竹市

(72)发明人庄学理郑光茗钟昇镇叶炅翰张立伟许育瑛杨宝如

(74)专利代理机构隆天国际知识产权代理有限公司

代理人姜燕

(51)Int.CI

H01L27/04

H01L21/77

H01L21/28

权利要求说明书说明书幅图

(54)发明名称

集成电路及其制法

(57)摘要

本发明提供一种集成电路及其制

法。此集成电路包括半导体基材与无源多

晶硅元件设置于半导体基材之上。无源多

晶硅元件还包括多晶硅特征结构，与多个

电极埋设于多晶硅结构特征中。由于重掺

杂多晶硅电极及/或硅化物形成于电极的上

部分，因此，接触电阻大体上降低，且形

成一欧姆接触。因为不需要额外的工艺步

骤，因此不会增加额外的工艺成本。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种集成电路，包括：

一半导体基材；以及

一无源多晶硅元件，设置于该半导体基材之上，其中该无源多晶硅元件还包括：

一多晶硅结构特征；以及

多个电极，埋设于该多晶硅结构特征中。

2.如权利要求1所述的集成电路，还包括一高介电常数介电层介于该半导体基材与

该无源多晶硅元件之间。

3.如权利要求2所述的集成电路，还包括：

一n型场效应晶体管的第一栅极堆叠结构形成于该半导体基材之上，其中该第一栅

极堆叠结构包括：

该高介电常数介电层的一第一部分；

一具有一第一功函数的第一金属层，位于该高介电常数介电层之上；以及

一第一导电层，位于该第一金属层之上；以及

一p型场效应晶体管的第二栅极堆叠结构，其中该第二栅极堆叠结构包括：

该高介电常数介电层的一第二部分；

一具有一第二功函数的第二金属层，位于该高介电常数介电层之上；以及

一第二导电层，位于该第二金属层之上，其中该第二功函数大于该第一功函数。

4.如权利要求3所述的集成电路，其中所述多个电极包括：

该第一金属层与该第二金属层其中之一；以及

该第一导电层与该第二导电层其中之一。

5.如权利要求1所述的集成电路，其中所述多个电极包括重掺杂多晶硅，且该多晶

硅结构特征包括未掺杂多晶硅和轻掺杂多晶硅其中之一。

6.如权利要求5所述的集成电路，其中所述多个电极还包括硅化物设置于该重掺杂

多晶硅上。

7.如权利要求1所述的集成电路，其中该无源多晶硅元件包括一多晶硅电阻器与一

多晶硅熔丝至少其中之一。

8.一种集成电路的制法，包括以下步骤：

形成一高介电常数介电层于一半导体基材上；

形成一多晶硅层于该高介电常数介电层之上；

图案化该多晶硅层以形成一多晶硅结构特征，以供一无源元件使用；以及

形成多个电极，埋设于该多晶硅结构特征之中。

9.如权利要求8所述的集成电路的制法，其中形成所述多个电极包括：

对该多晶硅结构特征施加一离子注入工艺，以形成所述多个电极。

10.如权利要求8所述的集成电路的制法，其中形成所述多个电极包括：

形成一具有开口的图案化掩模，其中该开口定义位于该多晶硅结构特征之上的接触

区域；以及

对位于开口中的该多晶硅结构特征施加一离子注入工艺。

11.如权利要求8所述的集成电路的制法，其中形成所述多个电极包括：

形成一层间介电层于该半导体基材上；

进行一第一化学机械研磨工艺，以回蚀刻该层间介电层；

移除该多晶硅结构特征的一部分，以形成多个柱状沟槽于该无源元件中；以及

形成一第一金属层于所述多个条柱状沟槽中，其中该第一金属层具有一第一功函数。

12.如权利要求11所述的集成电路的制法，其中

图案化该多晶硅层包括对于一第一场效应