集成晶胞的掩埋场环场效应晶体管植入空穴供应通路.pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN102956684A

(43)申请公布日2013.03.06

(21)申请号CN201210296771.0

(22)申请日2012.08.17

(71)申请人万国半导体股份有限公司

地址美国加利福尼亚州桑尼维尔奥克米德大道475号

(72)发明人马督儿博德·安荷·叭剌哈姆扎·耶尔马兹管灵鹏胡军

(74)专利代理机构上海申新律师事务所

代理人竺路玲

(51)Int.CI

H01L29/06

H01L29/78

H01L21/336

权利要求说明书说明书幅图

(54)发明名称

集成晶胞的掩埋场环场效应晶体管

植入空穴供应通路

(57)摘要

本发明提出了一种形成在半导体衬

底上的半导体功率器件，包括在轻掺杂区

上方的半导体衬底的顶面附近的重掺杂

区。该半导体功率器件还包括一个本体

区、一个源极区以及一个设置在半导体衬

底的顶面附近的栅极，以及一个设置在半

导体衬底的底面处的漏极。该半导体功率

器件还包括在重掺杂区中打开源极沟槽，

并用导电沟槽填充材料填充，与顶面附近

的源极区电接触。该半导体功率器件还包

括一个掩埋场环区，设置在源极沟槽下

方，掺杂物的导电类型与重掺杂区的导电

类型相反。在一个可选实施例中，该半导

体功率器件还包括被源极沟槽侧壁包围的

掺杂区，掺杂物的导电类型与掩埋场环区

的导电类型相同，作为电荷供应通路。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种形成在半导体衬底中的半导体功率器件，其特征在于，所述的半导体衬底具

有一个在顶面附近的重掺杂上层，以及一个设置在重掺杂上层下方的轻掺杂下层；

一个源极区和一个栅极，设置在半导体衬底的顶面附近，以及一个漏极，设置在半

导体衬底的底面处；

在重掺杂上层中打开的源极沟槽，垫有沟槽绝缘层，并用导电沟槽填充材料填充，

导电沟槽填充材料与顶面上方的源极电极电接触，并且与源极区电接触；以及

一个掩埋场环区，设置在源极沟槽下方，并用导电类型与重掺杂上层相反的掺杂物

掺杂。

2.如权利要求1所述的半导体功率器件，其特征在于，重掺杂上层和轻掺杂下层为

N型掺杂层，掩埋场环区用P型掺杂物掺杂。

3.如权利要求1所述的半导体功率器件，其特征在于，半导体衬底还包括一个重掺

杂的N底层，作为半导体衬底的漏极。

4.如权利要求2所述的半导体功率器件，其特征在于，重掺杂上层的掺杂浓度范围

约为1e15cm-3至5e16cm-3，下方的轻掺杂下层的掺杂浓度范围约为1e14cm-3至

5e15cm-3。

5.如权利要求3所述的半导体功率器件，其特征在于，重掺杂的N底层的掺杂浓度

约为1e19cm-3至1e21cm-3。

6.如权利要求1所述的半导体功率器件，其特征在于，重掺杂上层和轻掺杂下层为

N型掺杂层，分别掺杂砷掺杂物和磷掺杂物。

7.如权利要求1所述的半导体功率器件，其特征在于，源极沟槽垫有氧化层，并用

多晶硅填充，多晶硅作为导电沟槽的填充材料。

8.如权利要求1所述的半导体功率器件，其特征在于，源极沟槽的深度约为6微米，

垫有厚度约为5500埃的氧化层，并用多晶硅填充，多晶硅作为导电沟槽填充材料。

9.如权利要求1所述的半导体功率器件，其特征在于，源极沟槽下方的掩埋场环区

为P-型掺杂区，掺杂浓度约为1e12cm-3至1e13cm-3。

10.如权利要求1所述的半导体功率器件，其特征在于，还包括：包围着源极沟槽

侧壁的电荷供应通路区，用导电类型与掩埋场区相同的掺杂物掺杂。

11.一种用于在半导体衬底中制备半导体功率器件的方法，其特征在于，包括以下

步骤：

掺杂半导体衬底，以构成轻掺杂下层以及重掺杂上层，其中重掺杂上层在轻掺杂下

层上方的顶