《微电子学概论》--Chap03.pptx

第三章大规模集成电路基础;集成电路发展的原动力：不断提高的性能/价格比;集成电路的关键技术：光刻技术(DUV);集成电路的制造过程：

设计工艺加工测试封装;集成电路产业的发展趋势：

独立的设计公司（DesignHouse）

独立的制造厂家（标准的Foundary）;3.2双极集成电路基础（具有速度快、稳定性好、负载能力强等特点）;二、双极型数字集成电路;是一种或非门，只要有一个输入为高电平，输出则为低电平。这种电路速度较慢，负载能力和抗干扰能力较差。;这种电路在速度和延迟功耗积方面有了进一步提高。;三、双极模拟集成电路;3.3MOS集成电路基础;;基本电路结构：CMOS;基本电路结构：CMOS;CMOS集成电路已成为整个半导体集成电路的主流技术，目前市场占有率超过95%。CMOS是pMOSFET和nMOSFET串接起来的一种电路形式，为了在同一硅衬底上同时制作出p沟和n沟MOSFET，必须在同一硅衬底上分别形成n型和p型区域，并在n型区域上制作pMOSFET，在p型区域上制作nMOSFET。如果选用n型衬底，则可在衬底上直接制作pMOSFET，但对于nMOSFET必须在硅衬底上形成p型扩散区（常称为p阱）以满足制备nMOSFET的需要。;深亚微米CMOS晶体管结构

STI(ShallowTrenchIsolation)（浅沟道绝缘）;二、MOS数字集成电路;NMOS管开关;;;CMOS传输门;;MOS反相器主要类型;;;;;;

E/R、E/E、E/D反相器都是有比电路(ratioedgate):

即输出低电平和驱动管的尺寸有关。

;;3.CMOS反相器电压传输特性VTC;CMOS反相器电压传输特性VTC;0≤ViVtn时：

N管截止P管线性（ViVtnVo+Vtp）

P管无损地将Vdd传送到输出端：Vo=Vdd，

如图a－b段。

Vtn≤ViVo+Vtp时：

N管饱和P管线性

如图b—c段;Vo+Vtp≤Vi≤Vo+Vtn时：

N管饱和P管饱和

Vo与Vi无关(Vo与Vi的关系为一条垂直线)，称为CMOS反相器的阈值电压Vth，或转换电压，如图c—d段。

Vo+VtnVi≤Vdd+Vtp时：

N管线性P管饱和

如图d—e段。

Vdd+VtpVi≤Vdd时：

N管线性P管截止

Vo=0如图e—f段。

;

CMOS反相器有以下优点：

（1）传输特性理想，过渡区比较陡

（2）逻辑摆幅大：Voh=Vdd,Vol=0

（3）一般Vth位于电源Vdd的中点，即Vth=Vdd/2，因此噪声容限很大。

（4）只要???状态转换为b——e段时两管才同时导通，才有电流通过，因此功耗很小。

（5）CMOS反相器是利用p、n管交替通、断来获取输出高、低电压的，而不象单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反相器是无比（Ratio-Less）电路。

;VDD;;4.CMOS基本逻辑门;;串连的PMOS可构造NOR函数

并联的PMOS可构造NAND函数

;CMOS与非门（NAND）;CMOS或非门（NOR）;CMOS复合逻辑门;5.CMOS闩锁效应;防止latch-up的方法：

使N沟器件远离N阱，减小横向NPN管的b值；但会是芯片面积增大。

使Rnwell和Rpsubs尽量小；

使用尽量多的阱接触孔和衬底接触孔；

对于大电流器件使用保护环：

PMOS管周围加接电源的N+保护环；

NMOS管周围加接地的P+保护环；

大多数情况下，通过仔细地设计版图可以消除latch-up。;3.4影响集成电路性能的因素和发展趋势;;减小互连的途径：

增加互连层数

增大互连线截面

Cu互连、LowK介质

多芯片模块（MCM）

系统芯片（Systemonachip）;集成电路芯片中金属互连线所占的面积与电路规模的关系曲线;;互连技术与器件特征尺寸的缩小

（资料来源：SolidstateTechnologyOct.,1998）

;;小结：Bipolar：;小结：MOS;小结：器件结构;作业;作业：

给出下列表达式的CMOS电路;树立质量法制观念、提高全员质量意识。

人生得意须尽欢，莫使金樽空对月。

安全象只弓，不拉它就松，要想保安全，常把弓弦绷。

加强交通建设管理，确保工程建设质量。

安全在于心细，事故出在麻痹。

踏实肯干，努力奋斗。

追求至善凭技术开拓市场，凭管理增创效益，凭服务树立形象。

严格把控质量关，让生产更加有保障。

作业标准记得牢，驾轻就熟除烦恼。

好的事情马上就会到来，一切都是最