allegro16.3新功能介绍_原创精品文档.pdfVIP

摘要

功能更新概括

zAllegroPCBEditorSPB16.3增强了FlexDesign（软板设计）相关功能；

z加强了HDI检查及相关功能；

z增加了3D显示效果，极大地方便了HDI与机构的检查；

z规则管理中增加了对高速和DFM的新规则，进一步完善了规则检查功能。

一、小型化设计功能的增强

1.EtchEditToolsforFlexDesign

․ContourLock(XL)

增加ContourLock功能，在软板设计中，大多情况下转角都是曲形的，在走线时通常希望走线的

方式与板

子的外框或已存在的联机保存一致。ContourLock功能可以在single和multiplerouting两种模

式下使用，

引导走线与routekeepin或相邻的走线保持一致性。

˙EnhancedArcEditing

增强了圆弧的编辑功能，slide命令在对带有弧形角度的走线，增加了以下功能：

(a).改变圆弧的半径

(b).将尖角变为圆弧

(c).当对圆弧相连的直线部分slide操作时，圆弧会动态更新

(d).当选择直线部分时，与之相连的圆弧也会自动被选中

(e).当对连接到pin或via的直线部分执行slide操作时，可通过corner选项（45/arc/off），设置走线进入pin/via的

角度。

2.Multi-LineGenerator

新增Multi-LineGenerator界面，操作与bus走线类似，它允许无网络连接状态下在空白的地方走线，并可设定如走线

线数目、线宽、线距等，在找到预期的走线方式后，便可将这些走线连接到对应的Pin/via上。

二、HDI规则驱动流程方面

1.ViaListViewer

图形化的接口，能够清楚的显示出各种类型的via孔在板中的层叠状况

可以通过drawoption自定义via在viewer中的显示状况，如color、layervisibility、tooltips等

2.ViaListDRC

ViaList可对群组（如NetClasses、Buses、DifferentialPairs、Xnets、Nets）或单一对象定义via可使用的种

类，也可应用于Region，控管这个区域内只允许使用某些via种类。

˙ViaListDRC开关的设定：(a).可执行命令Setup/Constraint/Modes/PhysicalModes作开关切换(b).ViaListDRC

在allegro中标识为V-N.

3.ExclusiveMicroviaStacking(XL)

在使用HDI设计时，如果只能允许microvia与microvia之间的堆叠而禁止microvia与大尺寸的corevia之间的堆

叠，在以前的版本中，允许任何via之间堆叠，而在新版本，新增对via之间的堆叠控制，只允许microvia与microvia

之间的堆叠设定。

新增的选项如下：

(a).Microvia_Microvia_Only:只允许microvia和microvia之间的堆叠.

(b).Microvia_Microvia_Coincident_Only:只允许microvia和microvia之间的堆栈;并且两个贯孔的中心点必须

是一致的(即相同的x.y坐标位置)。

4.EliminationofUnusedStackedVias(XL)

删除因工程变更而产生的没有用的stackedvias，以减少stub对信号的影响。

可执行Route/Gloss/Parameters/Viaeliminate,在Viaeliminate窗口勾选Eliminateunusedstackedvias.

三、图形显示能力加强

1.3-DViewer

(a).适用的环境：只有在开启openGL模式下，此功能才有效。(b).3-Dviewer功能只能在LPerformance及以上的

产品才可以获得(c).3-Dviewer是在一个独立的窗口中执行。3-Denvironment环境支持多种显示方式，各种视角和

显示效果的选项，通过鼠标操作可以直接控制放大、移动、翻转等。

(d).在pre-selection模式下也可以支持3-D显示，这样就可以直接显示HDIvia的结构，也可以同时打开