一种时钟与数据恢复电路和模拟电路的行为级建模方法.pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN103425810A

(43)申请公布日2013.12.04

(21)申请号CN201210164338.1

(22)申请日2012.05.24

(71)申请人中兴通讯股份有限公司

地址518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部

(72)发明人易律凡文冠果陈莹梅陈学辉

(74)专利代理机构北京安信方达知识产权代理有限公司

代理人龙洪

(51)Int.CI

G06F17/50

权利要求说明书说明书幅图

(54)发明名称

一种时钟与数据恢复电路和模拟电

路的行为级建模方法

(57)摘要

本发明提供一种时钟与数据恢复电

路的行为级建模方法，包括：步骤1、将

时钟与数据恢复电路中的电路模块划分为

数字电路模块和模拟电路模块；步骤2、

根据上述划分好的电路模块，分别采用

Verilog语言进行描述。本发明还提供一种

模拟电路的行为级建模方法。通过本发明

提供一种时钟与数据恢复电路和模拟电路

的行为级建模方法，可以采用Verilog硬件

描述语言对时钟与数据恢复电路进行行为

级建模，将所有的模拟电路建模在一个模

块中，克服了Verilog语言不支持对模拟电

压、电流建模和仿真的困难，可以供逻辑

验证工程师用数字仿真器做顶层验证，提

高了模型验证的效率。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种时钟与数据恢复电路的行为级建模方法,其特征在于,包括:

步骤1、将时钟与数据恢复电路中的电路模块划分为数字电路模块和模拟电路模块;

步骤2、根据上述划分好的电路模块,分别采用Verilog语言进行描述。

2.如权利要求1所述的方法,其特征在于,所述步骤2中,具体包括:

对于数字电路,构建相应的逻辑框图,根据逻辑框图用Verilog语言加以描述。

3.如权利要求1所述的方法,其特征在于,所述步骤2中,具体包括:

对于模拟电路,采用虚拟高速采样时钟对连续变化的电压和/或电流进行采样离散化

操作;

采用Verilog语言对离散化操作后的电压和/或电流进行描述。

4.如权利要求3所述的方法,其特征在于,所述采用虚拟高速采样时钟对连续变化的

电压和/或电流进行采样离散化操作,具体包括:

在时钟与数据恢复电路外部引入虚拟高速采样时钟;

在虚拟时钟的上升沿或下降沿对连续变化的电压和/或电流进行采样离散化操作;

对离散化后的电压和/或电流累加求和。

5.如权利要求1到4任一所述的方法,其特征在于,所述方法进一步包括:得到离散化

后的电压和/或电流后,计算电压控制振荡器输出信号的周期,得到输出方波的电平翻

转时间,实现频率输出。

6.如权利要求5所述的方法,其特征在于,具体包括:针对每一个离散化后的电压都计

算出相应的电压控制振荡器输出信号周期,得到输出方波的电平翻转时间,然后在

initial模块中调用forever函数实现电平翻转和频率输出。

7.一种模拟电路的行为级建模方法,其特征在于,包括:

采用虚拟高速采样时钟对连续变化的电压和/或电流进行采样离散化操作;

采用Verilog语言对离散化操作后的电压和/或电流进行描述。

8.如权利要求7所述的方法,其特征在于,所述采用虚拟高速采样时钟对连续变化的

电压和/或电流进行采样离散化操作,具体包括:

在时钟与数据恢复电路外部引入虚拟高速采样时钟;

在虚拟时钟的上升沿或下降沿对连续变化的电压和/或电流进行采样离散化操作;

对离散化后的电压和/或电流累加求和。

说明书

p技术领域

本发明涉及电子电路设计仿真领域,具体是对应用于光纤通信和现代数据通信系统

中的时钟与数据恢复电路(ClockandDataRecovery,CDR