多比特数模转换器和三角积分模数转换器.pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN102624398A

(43)申请公布日2012.08.01

(21)申请号CN201210067408.1

(22)申请日2012.01.30

(71)申请人剑桥硅无线电通信有限公司

地址英国剑桥郡

(72)发明人H·扎雷-霍塞尼P·威廉斯

(74)专利代理机构永新专利商标代理有限公司

代理人陈松涛

(51)Int.CI

H03M3/04

H03M1/52

权利要求说明书说明书幅图

(54)发明名称

多比特数模转换器和三角积分模数

转换器

(57)摘要

本发明涉及一种多比特数模转换器

(DAC)和采用这种DAC的三角积分模数转

换器。所述DAC具有多比特输入端、用于

处理在其输入端接收的输入信号的多个元

件、以及用于基于所述信号输入选择一个

或多个DAC元件来处理所述信号的选择

器。所述DAC具有用于控制该选择器的控

制装置，使得如果该DAC的输入持续预定

时间段低于预定值，则所述选择器用于选

择仅一个所述DAC元件来处理所述输入信

号。还公开了一种采用这种DAC的三角积

分模数转换器(ADC)。

法律状态

法律状态公告日法律状态信息法律状态

权利要求说明书

1.一种多比特三角积分模数(ADC)转换器，包括：

多比特反馈数模转换器(DAC)，所述多比特反馈数模转换器具有多比特

输入端和用于处理被输入至所述反馈DAC的信号的多个元件；

选择器，所述选择器用于基于输入至所述反馈DAC的所述信号来选择

所述多个DAC元件中的一个或多个元件以处理输入信号；以及

控制装置，所述控制装置用于控制所述选择器，使得如果输入至所述

反馈DAC的所述信号持续预定时间段低于预定电平，则所述选择器用于选

择所述DAC元件中的仅一个元件以处理所述输入信号。

2.如权利要求1所述的多比特三角积分ADC，其中所述选择器被配置

为接收所述输入信号，且被配置为输出控制信号至第一锁存器，所述第一

锁存器被配置为激活所选择的反馈DAC的元件以处理所述输入信号。

3.如权利要求2所述的多比特三角积分ADC，还包括第二锁存器，所

述第二锁存器具有连接至所述选择器的输出端的输入端和连接至所述选择

器的输入端的输出端，其中所述选择器被配置为生成指向在处理随后

输入信号时使用的所述反馈DAC的元件的指针，且被配置为输出

所生成的指针至所述第二锁存器，使得当所述反馈DAC接收

所述随后输入信号时，所述指针通过所述第二锁存器输出至所

述选择器，以由所述选择器用以生成用于所述第一锁存器的所述控

制信号。

4.如权利要求3所述的多比特三角积分ADC，其中所述控制装置包括

接收所述输入信号的阈值单元，所述阈值单元被配置为将所述输入信号的

值与预定阈值进行比较，并且如果所述输入信号的所述值持续所述预

定时间段低于所述阈值，则输出标志。

5.如权利要求4所述的多比特三角积分ADC，其中所述第二锁存器的

操作通过所述阈值单元输出的所述标志来控制，使得如果所述阈值单元输

出标志，则不通过所述第二锁存器输出所

述指