微电子3D封装技术发展.docx

微电子3D封装技术发展

摘要：芯片等电子元器件随着工艺制程的不断改进而飞速发展，呈现出能耗比降低、集成度提高、可靠性上升和趋势，3D封装技术便在其实起到了非常重要的作用。3D封装目前凭借着集成度高、质量轻、封装体积小、工艺成本低等优势已成为电子元器件封装的新方向。本文通过简述3D封装技术，在此基础上对我国3D封装技术应用与发展状态进行了分析，以期能够指导我国微电子封装产业进一步发展完善。

关键词：微电子；3D封装技术；发展

电子信息产业作为工业信息化的产业基石，其应用范围已渗透到人们生产生活的各个领域，并且发挥着不可替代的关键作用。因此，我国为了大力推动电子信息产业发展，开始着力于电子元器件的封装技术。由于产业应用广泛、市场广阔，3D封装技术也在国内逐渐进入应用与发展相互循环的状态，目前主要的3D封装工艺为堆叠式3D封装。为使的产业发展更加高效，有必要对3D封装技术的发展进行分析探讨。

1堆叠式3D封装主要分类和性能特点

堆叠式3D封装广泛应用于高度集成集成的微电子元器件，通过将不同的芯片或者模块通在垂直方向上集成的系统级封装技术，主要用于对对芯片的封装和对封装进行组合后的再次封装。芯片封装包含两种形式，一种是将不同芯片引脚分层键合来实现多芯片堆叠，另一种则是采用硅通孔技术将芯片垂直堆叠。而对封装进行堆叠封装则主要采用堆叠封装、堆叠组装以及二者混合应用的封装方式。

1.1芯片堆叠

芯片的堆叠主要包括芯片间堆叠D2D、芯片圆片堆叠D2W以及圆片间堆叠W2W等几种方式，其原理和特点介绍如下：

1.1.1芯片间堆叠

D2D堆叠方式是目前主要芯片封装连接方式之一，它通过将多个芯片线相互键合来实现芯片间交联，并将这些芯片在Z轴方向上叠放，从而实现高集成度封装，其主要流程如下：

打磨晶圆→晶圆覆膜→分割晶圆→晶圆贴合→引线键合→芯片堆叠→引线键合→查验→塑封→镀膜→标签→后处理成形。

为了防止引线间发生寄生效应，在封装中需要确保更堆叠层之间具有足够的空间，只是D2D封装成功的关键，而可采取的处理方式主要有如图1～图4所示的4种。

1.1.2D2W堆叠

D2W堆叠即将芯片和圆片堆叠，具体方式主要有Flip-Chip（倒装）和Bump（置球）两种键合方式。相对于芯片之间常用的D2D封装方式，D2W通过进一步提高封装的密度来提高封装性能，此外采用倒装方式的封装还能够进一步提升封装效率。

1.1.3W2W堆叠

W2W堆叠即圆片与圆片的堆叠，通常采用TSV技术进行封装，即将打磨成薄片的晶圆逐层堆叠，并通过微米级的穿孔实现层层连接，从而实现封装。

W2W堆叠借助于TSV技术，打破了只能够通过引线、凸点等方式键合的限制，相对于传统IC在封装而言，其封装的堆叠方向、堆叠层数以及堆叠面积等限制更小，能够进一步提高封装密度来提高集成度，将使得芯片等元器件更加小型化的同时还能够提升能耗比。因此采用TSV技术的W2W堆叠封装方式更具有先进性。如图5所示便是多层圆片进行堆叠后通过通孔实现互联的示意图。

1.2封装堆叠

1.2.1封装内封装（PIP）

PIP（PackageinPackage）本质上是将封装芯片堆叠在在BAP（BasicAssemblyPackage，基础装配封装）上从而实现将PCB基板与半导体一同封装成3D封装的一种封装形式。

PIP封装实现了对PCB和半导体的整合，因此能够适应多种恶劣环境，比如低温、湿热、强电磁、震动等，同时具有较高性能，使得能够拥有较大存储空间以及高读写速率。所以存储卡以即固态存储多采用PIP封装形式。自PIP封装技术出现以来，数码存储设备实现了井喷式的发展，性能指标不断提升的同时成本也在不断下降。

1.2.2封装外封装（POP）

POP封装相对于将多个芯片进行绑定封装的PIP，是将独立封装器件进行组合封装的一种3D封装方式。不同封装器件在堆叠封装成整体的过程中之间的互联可以通过引线来实现，也可以通过基板来实现，其实现形式也相对PIP更加自由。引线的方式称作引线框架，而采用基板的形式则成为基板型封装，并且后者在具有更高的灵活性的同时还能够使得封装数量更多而封装面积更小。此外POP封装形式由于是将多个独立封装进行组合，各封装器件之间更加独立，因此还具备如下特点：

1）被封装的元器件具有更多选择以及组合方式。根据设计需求所选择的元器件在各自原封装的状态下测试完成后便能够进行组合堆叠封装，提高了设计的自由度并使得设备进一步小型化；

2）高测试性和高维护性。由于封装内部相互独立，便可以实现对各个封装设置不同测试点从而分别测试，一旦出现问题，可以快速定位故障并进行拆解维修。

POP技术最初应用1于百纳米级别的CMOS制造，将上下两层进行封装，分别采用BGA植锡方式使得封装厚度缩减到1.5mm。而借助上述优势POP封装目前以