《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算).pdfVIP

《数字电子技术》组合逻辑电路（半加器全加器及逻辑运算）

一、实验目的

1、掌握组合逻辑电路的功能测试。

2、验证半加器和全加器的逻辑功能。

3、学会二进制数的运算规律。

二、实验原理

数字电路分为组合逻辑电路和时序逻辑电路两类。任意时刻电路的输出信号仅取决于该时

刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。

分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方

法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。

两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。两个一位二进制数

相加的真值表见表5-1，表中表示半加和，表示向高位的进位，、表示两个加数。

SiCiAiBi

表5-1半加器真值表

从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就

是半加一词的由来。由表5-1可直接写出半加器的逻辑表达式：Si=AiBiAiBi、Ci=AiBi由逻辑

表达式可知，半加器的半加和Si是、的异或，而进位Ci是、相与，故半加器可用一

AiBiAiBi

个集成异或门和一个与门组成。

两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电

路叫做全加器。如果用、分别表示A、B两个多位二进制数的第i位，C表示低位（第

AiBii1

i-1位）来的进位，则根据全加运算的规则可列出真值表如表5-2。

表5-2全加器的真值表

利用卡诺图可求出Si、Ci的简化函数表达式：

S=ABC

iiii-1

C=(AB)C+AB

iiiiii

可见，全加器可用两个异或门和一个与或门组成。

如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式

的电路（见图5-2，图5-3）。

三、实验仪器及材料

器件：

74LS00二输入端四与非门3片

74LA86二输入端四异或门1片

74LS54四组输入与或非门1片

四、预习要求

1、预习组合逻辑电路的分析方法。

2、预习用与非门和异或门构成的半加器、全加器的工作原理。

3、预习二进制数的运算。

五、实验内容及步骤

1、组合逻辑电路功能测试。

（1）用2片74LS00组成图5-1所示逻辑电路。为便于接线和检查，在图中要注明芯片编

号及各引脚对应的编号。

（2）图中A、B、C接电平开关（K1、K2、K3），Y1、Y2接发光管（L1、L2）电平显示。

（3）按表5-3要求，改变A、B、C的状态，填表并写出Y1、Y2逻辑表达式。

（4）将运算结果与理论值比较。

图5-1

表5-3

输入输出

ABCYY

12

0