高速宽带连续型SigmaDelta调制器的研究与设计.pdf

高速宽带连续型SigmaDelta调制器的研究与设计

华中科技大学

硕士学位论文

高速宽带连续型SigmaDelta调制器的研究与设计

姓名：许金波

申请学位级别：硕士

专业：微电子学与固体电子学

指导教师：陈晓飞

2011-01-17

华中科技大学硕士学位论文

摘要

SigmaDelta调制器使用过采样技术与量化噪声整形相结合的方

法，使高精度ADC的设计成为可能。而在对信号带宽要求较高的领域，

如无线通讯等，离散型SigmaDelta调制器的设计变得更为困难。而

连续时间架构降低了对各模块设计指标的需求，从而广泛地应用于兆

赫信号带宽的低功耗ADC设计中。

本文首先介绍了SigmaDelta调制器的基本原理，着重分析了离

散时间与连续时间SigmaDelta调制器之间的区别；针对兆赫信号带

宽高速ADC设计，完成了系统级设计与分析以及电路级实现。在系统

级设计方面，主要工作包括：在理论分析的基础上，选择三阶一位量

化连续时间SigmaDelta调制器架构；在离散域进行调制器的建模，

主要包括噪声传递函数的设计与优化、离散域Simulink建模与仿真，

然后采用脉冲恒定变换原理将离散域环路方程变换至连续域，并重点

分析了由变换所引入的DAC非理想因素；依据对环路滤波器非理想因

素的分析，定义各模块的设计指标。在电路实现方面，调制器的放大

器电路采用低压共源共栅偏置、增益提高技术与连续时间共模反馈相

结合的结构以实现低功耗、高增益和宽带宽；比较器电路采用增加额

外正反馈的方法，在降低比较器功耗的同时，提高了比较的速度；最

后对调制器进行仿真分析，各项指标满足设计要求，并进行了版图设

计与验证。

本文的设计采用SMIC0.18μmCMOS工艺，在Cadence环境

下，对各模块电路及调制器整体电路进行仿真分析。结果显示，在输

入信号幅度为0.5V，频率分别为500KHz及1.5MHz两种情况下，

后端仿真SNR分别达到68.7dB及68.6dB，有效位分别达到11.13

bits及11.11bits，功耗仅为1.8mW。这表明，本文设计的调制器在

兆赫信号带宽领域达到较高水平。

关键词：SigmaDelta调制器模数转换器连续时间低功耗

华中科技大学硕士学位论文

Abstract

SigmaDeltamodulatorsmakethedesignofhighresolution

Analog-to-DigitalConverter(ADC)feasiblebyemployingthe

oversamplingtechnologycombinedwithquantizationnoise

shapingmethodology.ThedesignofDiscrete-Time(DT)Sigma

Deltamodulatorbecomesmoreandmoredifficultwhen

regardingthefieldsthathighrequirementsofsignalbandwidth

areneeded,suchaswirelesscommunication.However,the

Continuous-Time(CT)architecturesdecreasethedemandsof

blockspecificationsandarewidelyusedintherealizationsoflow

powerMegaHzsignalbandwidthADC.

ThebasicprinciplesofSigmaDeltamodulatorareintroduced

inthisdesignfirstly,focusingontheanalysisofthediffere