浮点数计算方法.ppt

2.CPU之内的浮点运算器奔腾CPU将浮点运算器包含在芯片内。浮点运算部件采用流水线设计。指令执行过程分为8段流水线。前4段为指令预取(DF)、指令译码(D1)、地址生成(D2)、取操作数(EX)，在U、V流水线中完成；后4段为执行1(X1)、执行2(X2)、结果写回寄存器堆(WF)、错误报告(ER)，在浮点运算器中完成。一般情况下，由U流水线完成一条浮点数操作指令。浮点部件内有浮点专用加法器、乘法器和除法器，有8个80位寄存器组成的寄存器堆，内部的数据总线为80位宽。因此浮点部件可支持IEEE754标准的单精度和双精度格式的浮点数。另外还使用一种称为临时实数的80位浮点数。对于浮点数的取数、加法、乘法等操作，采用了新的算法，其执行速度是80486的10倍多。第160页,共164页，星期六，2024年，5月第二章小结一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有纯小数和纯正数两种表示方法。????按IEEE754标准，一个浮点数由符号位Ｓ、阶码Ｅ、尾数Ｍ三个域组成。其中阶码Ｅ的值等于指数的真值ｅ加上一个固定偏移值。????为了计算机能直接处理十进制形式的数据，采用两种表示形式：⑴字符串形式，主要用在非数值计算的应用领域；⑵压缩的十进制数串形式，用于直接完成十进制数的算术运算。第161页,共164页，星期六，2024年，5月数的真值变成机器码时有四种表示方法：原码表示法，反码表示法，补码表示法，移码表示码。其中移码主要用于表示浮点数的阶码Ｅ，以利于比较两个指数的大小和对阶操作。????字符信息属于符号数据，是处理非数值领域的问题。国际上采用的字符系统是七单位的ASCII码。直接采用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、字膜码等三种不同用途的编码。第162页,共164页，星期六，2024年，5月为运算器构造的简单性，运算方法中算术运算通常采用补码加、减法，原码乘除法或补码乘除法。为了运算器的高速性和控制的简单性，采用了先行进位、阵列乘除法、流水线等并行技术措施。????定点运算器和浮点运算器的结构复杂程度有所不同。早期微型机中浮点运算器放在ＣＰＵ芯片外，随着高密度集成电路技术的发展，现已移至ＣＰＵ内部。第163页,共164页，星期六，2024年，5月*感谢大家观看第164页,共164页，星期六，2024年，5月按总线的逻辑结构来说，总线可分为单向传送总线和双向传送总线。所谓单向总线就是信息只能向一个方向传送。所谓双向总线就是信息可以分两个方向传送，既可以发送数据，也可以接收数据。下图2.14(a)是带有缓冲驱动器的4位双向数据总线。其中所用的基本电路就是三态逻辑电路。当“发送”信号有效时，数据从左向右传送。反之当“接收”信号有效时，数据从右向左传送。这种类型的缓冲器通常根据它们如何使用而叫作总线扩展器、总线驱动器、总线接收器等等。第128页,共164页，星期六，2024年，5月图2.14由三态门组成的双向数据总线第129页,共164页，星期六，2024年，5月上图2.14(b)中所示的是带有锁存器的4位双向数据总线。它主要由一个DE触发器和一个三态缓冲器组成。DE触发器是在一个普通D触发器上另加一个E输入端（允许端）而构成的。此处E输入端用以控制D的输入。若E＝0，即使D为“1”，也不能输入。当接收数据时，E＝1三态门被禁止，因而数据总线上的数据被接收到锁存器。当发送数据时，E＝0，三态门被允许，因而锁存器的数据发送至数据总线上。第130页,共164页，星期六，2024年，5月2.5.4定点运算器的基本结构运算器包括ALU\阵列乘除器\寄存器\多路开关\三态缓冲器\数据总线等逻辑部件。运算器的设计，主要是围绕ALU和寄存器同数据总线之间如何传送操作数和运算结果进行的。在决定方案时，需要考虑数据传送的方便性和操作速度，在微型机和单片机中还要考虑在硅片上制作总线的工艺。计算机的运算器大体有如下三种结构形式：第131页,共164页，星期六，2024年，5月1.单总线结构的运算器总线结构的运算器如下图所示。由于所有部件都接到同一总线上，所以数据可以在任何两个寄存器之间，或者在任一个寄存器和ALU之间传送。如果具有阵列乘法器或除法器，那么它们所处的位置应与ALU相当。对这种结构的运算器来说，在同一时间内，只能有一个操作数放在单总线上。为了把两个操作数输入到ALU，需要分两次来做，而且还需要A,B两个缓冲寄存器