cadence模拟电路板图设计.pdfVIP

实验名称：模拟电路板图设计

实验者：赵静怡学号：1028401083指导老师：顾江敏

实验目的：

1、根据已知电路图了解模拟电路设计要求

2、完成模拟电路仿真，学会加载已知数据

3、绘制模拟电路板图，通过DRC以及LVS检查。进一步熟悉和掌握cadence软

件的使用

实验操作介绍：

一、进入操作界面

1、双击“VMwareWorkststion”，进入虚拟机。选择用户名“icl2012”，键入密

码“Su64zhouicl”进入cadence界面。右击“OpeninTerminal”进入输入指

令界面。

2、部分指令说明：

ls（回车）——查找当前目录下所有文件，绿色是可执行文件、蓝色为文件夹

ls—l（回车）——给出文家属性、建立时间等信息

cd..（回车）——回到icl2012

./ic【Tab】（回车）——打开界面

二、库管理器

1、点击“librarymanager”，打开库管理器。认识Schematic、layout、Symbol等

每一项内容。点击左上角“showCategories”即可看到library中的具体分类。

2、点击“File—New—library”，新建一个库。选择“Attachtoanexistingtechfile”

与pdk一致。“TechnologyLibrary”中选择与之匹配的库。

3、建立cell，注意名字中不要有空格、只能有字母、数字、下划线。

三、绘制Schematic

1、快捷键“i”：AddInstance

2、快捷键“m”：移动元器件

3、快捷键“w”：连线

4、快捷键“l”：标注网络名

5、快捷键“p”：加port

6、电路仿真

四、生成Symbol

1、点击“Design—CreateCellview—FromCellview”生成Symbol

2、绘制完成之后“Design—CheckandSave”

五、绘制layout

1、快捷键说明：

Shift+z：缩小

Ctrl+z：缩小

NPLUS+NV：是指只看NPLUS这一层

F：刷新

Q：设置参数

Ctrl+d：取消所有选中

Ctrl+a：全部选中

Shift+k：删除标尺

K：进行标尺

P：布置金属线

Shift+c：删除

2、从电路图生成layout

（1）Tools—Design—LayoutXL

（2）Connectivity—Update—ComponentsandNets从电路图更新到layout

（3）将I/OPins修改为金属1，将PinLabelShape修改为Label，修改PinLabel

Options的参量。

六、DRC检查

1、Calibre—RunDRC

2、showall—showunresolved（显示未解决的错误）

3、若出现错误，右击highlight，在菜单栏highlight中选择zoomtolasthighlight，

返回layout即可看到错误位置。

实验原理：

模拟电路设计原则：元件之间必须保持匹配

1、简单匹配，保证栅极走向相同

电阻成整数比例关系：以1k为参照，2k电阻采用两个1k的电阻，用金属将其

串联。250电阻选择4个1k电阻，用金属将其并联。这样1k电阻就是根器件，

以根器件保持匹配。

2、严格匹配

（1）四方交叉对称：

在输入级中，对匹配要求非常高，前端不匹配会对后端电路产生失调电压或电流。

我们可以将一个器件分成两个器件，将其摆放成2*2的矩阵，只要浓度梯度是线

性的，那么这样放置会保证每个器件的匹配。缺点是这样放置会导致走线复杂，

参照109页走线图。

A/2B/2

B/2A/2

（2）经济型：

B/2A/2A/2B/2

3、误差：

（1）减少阶梯误差，间隔放置器件

AB1AB2AB3

（2）虚设元件：为了防止刻蚀浓度的不同，增加dummy，使我们电路中的元件

刻蚀浓度相同。牺牲面积，增加电路性能。

（3）选择大尺寸的器件，可以减少误