电子技术基础项目化教程 第2版 课件 项目八 时序逻辑电路的设计.ppt

1.项目内容

2.知识点

3.能力要求

8.1项目分析

前面讨论的组合逻辑电路的输出没有记忆功能，其

输出状态只取决于输入信号是否存在，当去掉输入信号后

，相应的输出也随之消失。如果在组合电路中加入具有记

忆功能的电路——双稳态触发器，电路的输出就不仅和当

时的输入有关，而且还与电路原来的状态有关，这样的电

路称为时序电路。

1.项目内容

本项目将讨论触发器、计数器、寄存器、555定时器

的应用，以及时序电路的分析与设计方法。

2.知识点

①掌握触发器的构成、逻辑功能和工作波形；

②掌握计数器的构成和逻辑功能；

③掌握寄存器的构成和逻辑功能；

④掌握时序逻辑电路的分析方法。

3.能力要求

①具有分析时序逻辑电路的能力；

②具有设计时序逻辑电路的能力；

③具有检查和排除数字系统一般故障的能力。

8.2.1触发器

1.基本RS触发器

（1）基本RS触发器的组成

基本RS触发器是集成触发器的基本单元电路，可以用

两个与非门或两个或非门交叉

反馈组成。由与非门构成的基

本RS触发器其电路和逻辑符

号如图8-1所示。

图8-1中S、R为触发器的异步输入端，Q、Q为触

发器的输出端，正常情况下，这两个输出端信号必须互补

，否则会出现逻辑错误。通常规定Q端的状态决定触发器

的状态。即Q=1（Q=0）称触发器为1状态，简称1态；

Q=0（Q=1）称触发器为0状态，简称0态。

当S=0，R=1时，Q=1，所以S称为置1端（或置位

端）；

当R=0，S=1时，Q=0，所以R称为置0端（或复

位端）。

其中R、S上面的非号及逻辑符号上输入端的小圆圈表

示输入端是以低电平有效触发信号的，即仅当低电平有效作

用于适当的输入端，触发器才表8-1基本R-S状态真值表

会翻转。根据上述分析结果，QnRSQn+1

可以分别列出用与非门的基本

000－

RS触发器的真值表如表8-1所100－

示。0010

1010

0101

1101

0110

1111

（2）基本R-S触发器工作过程

一般原状态用Qn表示，新状态用Qn+1表示，因为基本触

发器有两个输入信号，因此有四种不同的组合作为输入，下

面分别讨论。

1）R=S=1

nn

a.设原状态Q=0（Q=1）

nn+1

当R=S=1输入时，Q=0把D2门封锁，使Q=1；

Qn+1

而=1和S=1作D1门输入，使D1门打开输出为0，即

Qn+1=0。

b.设原状态Qn=1（Qn=0）

Qnn+1

当R=S=1输入时，=0把D1门封锁，使Q=1；

n+1n+1

而Q和R=1使D2门输出为0，即Q=1。

综上所述可知：在R=S=1作用下，新状态总是和原

状态保持一致，这种触发器逻辑功能称为保持功能。

2)R=1，S=0

n