《电子应用技术项目教程（第4版）》课件 项目12由触发器构成的改进型抢答器的制作.ppt

触发器是一个具有记忆功能的二进制信息存储器件,是构成多种时序逻辑电路的最基本逻辑单元。触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。触发器的种类较多,按照电路结构形式的不同,触发器可分为基本触发器、时钟控制型触发器,其中时钟控制型触发器有同步型触发器、主从型触发器、边沿型触发器。根据逻辑功能的不同,触发器可分为RS触发器、JK触发器、D触发器、T触发器和T′触发器。12.1触发器基础知识知识链接1.电路组成及符号由两个与非门的输入端、输出端交叉连接构成。(反馈)信号输入端，低电平有效。互补输出端：Q=0、Q=1的状态称“0”态，Q=1、Q=0的状态称“1”态。12.1.1基本RS触发器2、逻辑功能分析1001(1)当RD=0、SD=1时：不论触发器原来处于什么状态次态都将变成“0”态，这种情况称将触发器置“0”或复位。RD端称为触发器的置“0”端或复位端(低电平有效)。RDSDQn+10100110RDSDQn+1010101（2）RD=1、SD=0时：不论触发器原来处于什么状态次态都将变成“1”态，这种情况称将触发器置“1”或置位。SD端称为触发器的置“1”端或置位端(低电平有效)。1110（3）RD=1、SD=1时：触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。RDSDQn+101010111保持100011RDSDQn+101010111保持00不定？（4）RD=0、SD=0时：Qn+1=Qn+1=1，不符合触发器的互补输出关系。并且当RD、SD同时由0变为1时，由于两与非门的延迟时间不等，使触发器的次态不确定。这种情况是不允许的。因此规定RS触发器要遵循RD+SD=1的约束条件。3.基本RS触发器的特点优点缺点电路简单，是构成各种触发器的基础。1.输出受输入信号直接控制，不能定时控制。即不能在要求的时间或时刻由输入信号控制输出信号。2.有约束条件。返回（1）基本RS触发器的动作特点。（2）基本RS触发器的优缺点。同步型RS触发器是在基本RS触发器的基础上增加两个控制门及一个控制信号,让输入信号经过控制门传送。12.1.2同步型RS触发器图12.5同步型RS触发器2.逻辑功能分析(1)CP=0时,G3、G4被封锁,输出为1,无论输入信号R、S如何变化,触发器的状态不变。(2)CP=1时,G3、G4被打开,输出由R、S决定,触发器的状态随输入信号R、S的不同而不同。3.动作特点(1)时钟电平控制。同步型RS触发器在CP=1期间接收输入信号,在CP=0期间状态保持不变,与基本RS触发器相比,对触发器状态的转变增加了时间控制。但在CP=1期间内,输入信号的多次变化,会引起触发器的多次翻转,此现象称为触发器的空翻。空翻降低了电路的抗干扰能力,这是同步型RS触发器的一个缺点,所以这种触发器只能用于数据锁存,不能用于计数器、寄存器、存储器等电路中。(2)R、S之间有约束。不允许出现R和S同时为1的情况,否则会使触发器处于不确定的状态。为提高触发器的可靠性,规定每个CP周期内输出端的状态只能动作一次,主从型触发器建立在同步型触发器的基础上,解决了触发器在CP=1期间内,触发器多次翻转的空翻问题。12.1.3主从型触发器1.主从型触发器的基本结构主从型触发器的基本结构包含两个结构相同的同步型触发器,即主触发器和从触发器,它们的时钟信号相位相反,如图12.6所示。图12.6主从型触发器2.主从型触发器的动作特点图12.6给出的主从型触发器,在CP=1期间,主触发器接收输入信号;在CP=0期间,主触发器保持不变,而从触发器接收主触发器状态。因此,主从型触发器的状态只在CP下降沿时刻翻转。这种触发方式称为主从触发式,克服了空翻现象。为进一步提高触发器的抗干扰能力和可靠性,人们希望触发器的输出状态仅取决于CP上升沿或下降沿时刻的输入状态,而在此前和此后的输入状态对触发器无任何影响,具有此特性的触发器就是边沿型触发器。其动作特点为只能在CP上升沿(或下降沿)时刻接收输入信号,因此,电路状态只能在CP上升沿(或下降沿)时刻翻转。这种触发