《 FPGA应用技术及实践 》 学习情境1++测试题（3）.pdfVIP

学习情境一测试题（3）

一、单选题（每题3分）

1.大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描

述中，不正确的是_______。

A.CPLD即是复杂可编程逻辑器件的英文简称；

B.CPLD是基于查找表结构的可编程逻辑器件；

C.早期的CPLD不是从GAL的结构扩展而来；

D.在Altera公司生产的器件中，FLEX10K系列不属CPLD结构；

正确答案：B

2综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化

成另一种表示的过程；下列对综合的描述中，_______是正确的。

A.综合就是将电路的高级语言转化成低级的，不可与FPGA/CPLD的基本结构相映

射的网表文件；

B.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过

程，并且这种映射关系是唯一的；

C.综合是纯软件的转换过程，与器件硬件结构无关；

D.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。

正确答案：D

3.下列说法正确的是______

A.自顶向下技术进行设计可分为三个主要的阶段：系统设计、系统综合优化、系

统实现；

B.P是以网表文件的形式提交用户，完成了综合的功能块；

C.制法不是一种约束性的设计方式；

D.HDL语言中，由于结构体是对设计实体功能的具体描述，因此它不一定要跟在

设计实体的后面；

1

正确答案：A

4.中的变量赋值语句，其变量更新是______。

A.按顺序完成

B.立即完成；

C.在进程的最后完成；

D.都不对。

正确答案：B

5.VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结

构体两部分，结构体描述________。

A.的综合约束；

B.外部特性；

C.的内部功能。

D.外部特性与内部功能；

正确答案：C

6.说法哪种不正确_______

A.IC分类大致如下，可以分为：数字ASIC、模拟ASIC和数模混合ASIC;

B.系统设计优化中，串行化不属于速度优化；

C.tera公司的部分FPGA器件在设计成功后，可以通过hardcopy技术转成对应

的门阵列ASIC产品；

D.列法的优点是芯片面积利用率低，灵活性高；

正确答案：D

7.在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to

127，下面哪个赋值语句是正确的_______。

A.data=16#7#E1;

B.data:=32;

2

C.ata=15#A0#;

D.ata:=A#1010#;

正确答案：A

8.化设计是一种优化方式，下列哪一项对串行化设计描述正确：______

A.面积优化方法，同时有速度优化效果

B.面积优化方法，不会有速度优化效果

C.速度优化方法，不会有面积优化效果

D.速度优化方法，可能会有面积优化效果

正确答案：B

9.HDL语言中，下列对时钟边沿检测描述中，错误的是：_______

A.ifclkeventandclk=0then

B.ifclkstableandnotclk=1then

C.ifrising_edge(clk)then

D.ifnotclkstableandclk=0then

正确答案：B

10.以下对于进程PROCESS的说法，正确的是：______

A.进程之间可以通过变量进行通信

B.进程名不可以省略

C.进程语句本身是并行语句

D.并不是process中指定的信号变化一下，该process语句就会执行一遍

正确答案：C

二、判断题（10分）

1.EDA技术大致经历了三个发展阶段：1.CAD阶段；2.CAE阶段；3.EDA阶段。（√）

2.可编程器件可以分为可编程逻辑器件PLD和可编程模拟器件PAC。（√）

3.数据处理子系统主要完成数据的采集、存储、运算、和传输，主要由存储器、

3

运算器、数据选择器等逻辑电路组成。（√）

4.数字系统设计可以分为三个层次，即系统设计、电路级设计、芯片级设计。（×）

5.对于采用FPGA/CPLD器件进行设计的系统，通常采用自顶向下的设计方法。

（√）

6.FPGA由可编程逻辑块CLB、输入/输出模块IOB、可编程互联资源PIR三种可

编程电路和一个SRAM结构的配置存储单元组成。（√）

7.MAX+PLUSⅡ能够提供两种仿真，即时序仿真和功能仿真。（√）

8.使用VHDL语言进行电路设计时，VHDL