EDA应用技术 第2版 课件 项目6 字符型LCD1602控制器编程下载.ppt

libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitys_machineisport(clk,reset:instd_logic; state_inputs:instd_logic_vector(0to1);control_outputs:outstd_logic_vector(0to1));endentitys_machine;architecturebehaveofs_machineistypestatesis(S0,S1,S2,S3);--定义states为枚举数据类型signalcurrent_state,next_state:states;beginP1:process(reset,clk)beginifreset=1thencurrent_state=S0;elsifclk=1andclkeventthen--上升沿触发current_state=next_state;--当前态转换为次态endif;endprocessP1;【例6.1】双进程描述的状态机项目6状态机的VHDL程序描述进程P1为主控时序进程，在“clk”上升沿时，状态机的状态由当前态“current_state”向次态“next_state”转变。P2:process(current_state,state_inputs)--主控组合进程begincasecurrent_stateiswhenS0=control_outputs=00;--输出当前状态的控制值ifstate_inputs=00then--根据外部输入的值确定次态的走向next_state=S0;elsenext_state=S1;endif;whenS1=control_outputs=01;ifstate_inputs=00thennext_state=S1;elsenext_state=S2;endif;whenS2=control_outputs=10;ifstate_inputs=11thennext_state=S2;elsenext_state=S3;endif;whenS3=control_outputs=11;ifstate_inputs=11thennext_state=S3;elsenext_state=S0;endif;endcase;endprocess;endarchitecturebehave;说明部分:使用type语句定义状态机状态进程P2为主控组合进程；根据当前状态“current_state”与输入信号“state_inputs”确定次态的状态。进程间通过“current_state”、“next_state”信号传递信息。例6.1程序编译后，在QuartusPrime20.1集成环境，选择【Tool】菜单【NetlistViewers】选项【RTLViewer】命令，将产生例6.1描述的状态机的寄存器传输级综合效果图，如图6.10所示。项目6状态机的VHDL程序描述图6.10寄存器传输级综合效果图RTL例6.1程序编译后，在QuartusPrime20.1集成环境，选择【Tool】菜单【NetlistViewers】选项【StateMachineViewer】命令，将产生例6.1描述的状态机的状态转换图，如图6.11所示。项目6状态机的VHDL程序描述图6.11状态机状态转换图例6.1程序的功能仿真结果，如图6.12所示。项目6状态机的VHDL程序描述图6.12状态机功能仿真图从图中可知，状态的转变与输出值的改变，与输入时钟的上升沿同步，与输入信号“state_inputs”不同步。在55ms处，输入信号“state_inputs”由“01”变为“11”，但输出与状态并没有发生改变（control_outputs=10），在70ms“clk”上升沿处，输出状态还是“10”态没有发生改变。这是由于当前态是S2状态，根据程序可知当前态是S2态，输入信号“state_inputs”值为“11”时，状态转换