《 FPGA应用技术及实践 》 综合测试题3.pdfVIP

综合试题三

一、填空题（17空，每空1分，共17分）

1、ASIC直译为_____专用集成电路_______________________________________

2、EDA即___________电子设计自动化___________________________________

3、CPLD和FPGA统称为______大规模可编程逻辑器件__________________

4、MAX7000系列是Altera公司目前销量最大的产品,属于高性能/高密度的__

CPLD______

5、FLEX10K系列是Altera公司推出的主流产品，属于高密度，高速度的_FPGA___

6、可编程逻辑器件的设计过程可以分为四个步骤_____设计准备，设计输入，设

计处理，器件编程____

7、目前应用最广泛的HDL(硬件描述语言)有___VHDL_，_Verilog______。

8、MAX+plus提供了___ASIC_______的设计,仿真和烧写的环境,是目前使用极

为广泛的EDA开发工具之一。

9、构成一个完整的VHDL语言程序的五个基本结构是__实体，结构体，配

置，包集合，库_

二、选择题(17空，每空2分，共34分)

1、LIBRARY___A____;

USEIEEE.STD_LOGIC_1164.ALL;

A.IEEEB.STDC.WORK

2、ENTITYcounterIS

PORT(Clk:INSTD_LOGIC;

Q:BUFFERSTD_LOGIC_VECTOR(2DOWNTO0));

END__________B____;

A.counter23B.counterC.work

3、ENTITYcounterIS

PORT(Clk:INSTD_LOGIC;

Q:BUFFERSTD_LOGIC_VECTOR(2DOWNTO0));

ARCHITECTUREaOF__B_____IS

A.counter23B.counterC.work

4、ARCHITECTUREaOFmux4IS

BEGIN

END____A__；

A.aB.bC.c

5、LIBRARYIEEE;

USEIEEE_____A______ALL;

A.STD_LOGIC_1164B.IEEE_LOGIC_1164C.WORK_LOGIC_1164

6、下列是一个四选一的数据选择器的实体，S，A，B，C，D是输入端，Y是输出

端

ENTITYmulti_4vIS

PORT(S:__A____STD_LOGIC_VECTOR(1DOWNTO0);

A,B,C,D:___A___STD_LOGIC;

Y:_____B__STD_LOGIC);

ENDmulti_4v;

A.INB.OUTC.BUFFER

7、下面是一个计数器的实体，clk是输入端，q是输出端

ENTITYcountclrIS

PORT(clk:___A____STD_LOGIC;

q:______B___STD_LOGIC_VECTOR(7DOWNTO0));

ENDcountclr;

ARCHITECTUREoneOFcountclrIS

BEGIN

A.INB.OUTC.BUFFER

8、ARCHITECTUREoneOFmulti_4vIS___B_____

PROCESS

ENDone;

A.INB.BEGINC.END

9、PROCESS(clk)

VARIABLEqtmp:STD_LOGIC_VECTOR(7DOWNTO0);

_____C____

IFclkeventANDclk=1THEN

ENDPROCESS;

A.INB.ENDC.BEGIN

10、CASEDIS

WHEN0_A_____S___C_0000001;--0

A.=B.=C.=

11、IFclr=0