EDA应用技术 第2版 课件 项目7 LED点阵显示屏控制器编程下载.ppt

2．IP功能模块ROM存储器定制③在单端口ROM功能模块的【MegaWizardPlug-InManager[page1of5]】对话框，主要设置ROM功能模块的控制线、地址线和数据线。项目7VHDL程序的描述方式与IP库的使用图7.13ROM功能模块定制对话框在【Howwideshouldthe`q`outputbusbe?】与【Howmany8-bitwordsofmemory?】栏，分别设计数据线数与地址线范围。地址范围、数据线数设置要与ROM初始化数据文件相适应。在【Whatshouldthememoryblocktypebe?】栏，选择默认的【Auto】，则在适配中，Quartusprime将根据选中的目标器件系列，自动确定嵌入ROM模块的类型。在【Whatclockingmethodwouldyouliketouse】栏，选择【Singleclock】选项，ROM地址输入与ROM数值输出使用同一时钟信号控制；选择【Dualclock】选项，ROM地址输入与ROM数值输出使用不同的时钟信号控制。2．IP功能模块ROM存储器定制④在单端口ROM宏功能模块的【MegaWizardPlug-InManager[page2of5]】对话框，主要设置ROM输出端口的锁存器。项目7VHDL程序的描述方式与IP库的使用图7.14ROM功能模块输入输出锁存器定制在【Whichportsshouldberegistered?】栏，选择【‘q’outputport】复选框，则ROM内的数值输出通过锁存器输出；若不选，则直接输出。2．IP功能模块ROM存储器定制⑤在单端口ROM宏功能模块的【MegaWizardPlug-InManager[page3of5]】对话框，主要设置ROM的初始化数据文件。项目7VHDL程序的描述方式与IP库的使用图7.15ROM功能模块初始化文件定制选择【Yes,usethisfileforthememorycontentdata】单选项，单击对话框中的按钮，选择前面创建的ROM初始化数据文件（.mif或.hex格式文件），定制ROM的初始化数据。2．IP功能模块ROM存储器定制⑥在单端口ROM功能模块的【MegaWizardPlug-InManager[page4of5]】对话框，设置是否生成网表，在使用第三方EDA综合工具时是否允许优化，一般采用默认设置。项目7VHDL程序的描述方式与IP库的使用图7.16ROM宏功能模块第三方综合工具设置2．IP功能模块ROM存储器定制⑦在单端口ROM功能模块的【MegaWizardPlug-InManager[page5of5]】对话框，设置生成宏功能模块输出文件。项目7VHDL程序的描述方式与IP库的使用图7.17ROM功能模块输出文件定制【.vhd】为输出实例化的VHDL程序的功能模块文件【.inc】为输出AHDL程序的功能模块文件【.cmp】为输出功能模块的实例声明文件【.bsf】为输出功能模块的原理图元件文件【_inst.vhd】为输出功能模块元件的VHDL例化示例文件3．IP功能模块PLL锁相环定制FPGA器件内通常提供嵌入式锁相环(PLL)，此嵌入式模拟锁相环可以与输入的时钟信号同步，并以其作为参考信号实现锁相，从而输出多个同步倍频或分频的片内时钟，供逻辑系统应用。下面介绍FPGA中嵌入式锁相环的定制步骤：项目7VHDL程序的描述方式与IP库的使用①在QuartusPrime集成环境，选择【Tools】→【IPcatalog】命令，打开【IPcatalog】窗口。3．IP功能模块PLL锁相环定制项目7VHDL程序的描述方式与IP库的使用图7.18IP目录窗口②在【IPcatalog】窗口的【InstalledIP】展卷栏，选择【Library】→【BasicFunctions】→【Clocks;PLLsandResets】→【PLL】→【ALTPLL】选项，如图7.18所示。3．IP功能模块PLL锁相环定制项目7VHDL程序的描述方式与IP库的使用图7.19IP例化模块保存对话框③单击【IPcatalog】窗口的【+Add...】按钮，弹出【SaveIPVariation】对话框。在【IPvariationfilename】项，设置IP功能模块输出的路径与文件名，如“E:/XM7/L7.5/PLL_LX”；在【IPvariationfiletype】项，选择IP功能模块输出的文件