18数码管扫描显示郑凯.docx

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

实验报告

2016年12月 成绩:

姓名

郑凯

学号班级专业

计算机科学与技术

课程名称

《数字电路课程设计》

任课老师

冯建文

指导老师

冯建文

机位号

实验序号

18

实验名称

数码管扫描显示

实验时间

实验地点

实验设备号

一、实验程序设计

分工如下:

每个人单独完成一个大实验。第23个实验:冯冠玺

第18,19个实验:郑凯各模块示意图:

一.分频器模块

二.显示模块

三.计数器模块

总模块:

实验程序源代码:

moduleeighteen(inputStartStop,inputclk,input_clr,output[3:0]AN,output[7:0]Seg);wire[30:0]counter;//时钟计数器

wirec0,c1,c2,c3; //进位

wire[15:0]Data; //保存需要显示的数字,每4位一个数码管

//startstop:自增与否

Fdivfdiv(clk,counter);

SHOWshow(Data,counter[19:18],AN,Seg);

Adderad0(_clr,StartStop,counter[25],Data[3:0],c0);//第一个clk来临的时候,即counter[25]=1时,计数一次,又隔了一个counter[24],变为0,再一个变为1,再计数

Adderad1(_clr,StartStop,c0,Data[7:4],c1);Adderad2(_clr,StartStop,c1,Data[11:8],c2);Adderad3(_clr,StartStop,c2,Data[15:12],c3);endmodule

////分频模块

moduleFdiv(inputCP,output[30:0]counter);reg[30:0]counter={30{1b0}};always@(posedgeCP)

begin

counter=counter+1b1;

endendmodule

//显示模块

moduleSHOW(input[15:0]data,input[1:0]Bit_Sel,output[3:0]AN,output[7:0]Seg);reg[3:0]AN;//板子上4个数码管的编号

reg[7:0]Seg;

reg[7:0]code[0:15]={8 //二维数组记录数码管数字显示码

8

8

8

8

8

8

8

8

8

8

8

8

8

8

8;

always@(Bit_Sel)//Bit_Sel控制每个数码管的亮起时间

begin

case(Bit_Sel)

0:begin

AN=4b0111; //data保存需要显示的数字,每4位一个数码管Seg=code[data[15:12]]; //高位数码管

end1:begin

AN=4b1011; //第二个数码管亮起Seg=code[data[11:8]];

end2:begin

AN=4b1101;

Seg=code[data[7:4]];end

3:begin

AN=4b1110;

Seg=code[data[3:0]];end

endcase

endendmodule

二、仿真波形//

二、仿真波形

//计数模块

moduleAdder(input_CLR,inputstartstop,inputCLK,outputreg[3:0]Q,outputregCO);always@(negedge_CLRorposedgeCLK)

begin

if(_CLR==0)

begin

CO=1b0;

Q=4b0000;

end

elseif(startstop)begin

if(Q==4b1001)

begin

Q=4b0000;

CO=1b1;

end

else

begin

Q=Q+1b1;

CO=1b0;

end

end

endendmodule

三、电路图

四、引脚配置(约束文件)

NETAN[3]LOC=P17;NETAN[2]LOC=P18;NETAN[1]LOC=N15;NETAN[0]LOC=N16;NETSeg[7]L

文档评论(0)

159****1944 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档