模拟试卷(1)答案.pdfVIP

5．下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的______B。

模拟考试卷（1）

A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；

B.原理图输入设计方法无法对电路进行功能描述；

一、单项选择题：（20分）C.原理图输入设计方法一般是一种自底向上的设计方法；

1．大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是_______C。D.原理图输入设计方法也可进行层次化设计。

A.CPLD即是现场可编程逻辑器件的英文简称；

6．在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是_______A。

B.CPLD是基于查找表结构的可编程逻辑器件；

A.PROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。

C.早期的CPLD是从GAL的结构扩展而来；

B.敏感信号参数表中，应列出进程中使用的所有输入信号；

D.在Altera公司生产的器件中，FLEX10K系列属CPLD结构；

C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成；

D.当前进程中声明的信号也可用于其他进程。

2．综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在

下面对综合的描述中，_________C是错误的。

7．嵌套使用IF语句，其综合结果可实现________A。

A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；

A.带优先级且条件相与的逻辑电路；

B.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是

B.条件相或的逻辑电路；

唯一的；

C.三态控制电路；

C.综合是纯软件的转换过程，与器件硬件结构无关；

D.双向控制电路。

D.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。