计算机设计与实践-哈工大.docxVIP

计算机设计与实践

CPU设计报告

内容包括：

详细设计整体框图；

时钟模块clk

时钟模块

运算模块rst

运算模块

T0 回写模块

回写模块

访存控制存储管理取指模块 T1 T2 T3

访存控制

存储管理

取指模块

ir ir ir

pc

aluout temp

pcaddr

pc rdata wr

Irpcnew data

存储器 rd

存储器

Nwrnrdblebheabusnmreqdbus

各模块详细说明、数据流关系，各模块接口说明；

1.时钟模块

接口信号

clk

时钟信号

rst

复位信号

T0

取指节拍信号

T1

运算节拍信号

T2

存储管理节拍信号

T3

回写节拍信号

时钟模块由clk产生四个连续节拍t0,t1,t2,t3，分别控制之后四个模块(取指，运算，存储管理，回写)运行。Rst是复位信号，高有效时，各个模块进行清0操作.

2.取指模块

接口信号

ir

接收访存控制模块得到的新指令

pcnew

接受由回写模块回写的pc内容

pcupdate

回写pc所需的控制信号

Rst

清0

T0

时钟模块产生的节拍，控制取指进行

T1

控制pc+1

irout

对外输出新的指令

pcout

对外输出pc

irread

读指令的控制信号

在t0节拍到来时，取指模块向访存控制模块发出取指令请求信号irread和指令地址pc，并将得到的ir对外输出irout；t1节拍到来时，pc+1。Pcnew是回写模块返回的pc值，pcupdate为其控制信号，并且高有效。

3.运算模块

在t1节拍，由取指得到的ir进行分析，可得具体操作。假设为add,sub,mov.mvi指令，结果由aluout输出到回写模块；假设为lda,sta指令，访存时的地址由addr输出，数据由aluout输出；假设为jmp,jz指令，新生成的pc由addr输出到回写模块；假设为in/out指令，数据由aluout输出。Rdata为回写模块送回到存放器的数据，rupdate为其控制信号。

接口信号

ir

接收由取指模块得到的指令

rdata

接受回写模块回写的数据

rupdate

回写数据的控制信号

T1

运算模块控制节拍

addr

输出访存地址或新的pc地址

aluout

输出运算数据

4.存储管理

data

接受alu的数据或存储器中读出的数据

ir

接受指令

T2

控制节拍

rd

传到访存控制的读控制信号

wr

传到访存控制的写控制信号

rtemp

数据输出到回写模块或访存控制模块

在t2节拍，data接受数据，根据操作码可知是alu得到的数据还是控制模块的数据，并且接受的数据由rtemp输出。如果是访存指令，wr,rd某个有效，控制访问存储器。

5.回写模块

接口信号

addr

接收跳转指令生成的新pc

aluout

接收运算模块非访存指令产生的数据

irin

接收指令

pc

接收pc

rtemp

接收存储管理模块得到的数据

T3

节拍信号

pcdata

输出回写的pc

rdata

输出回写的数据

pcupdate

Pc回写控制信号

rupdate

数据回写控制信号

在t3节拍，回写模块根据操作码，回写数据或pc，数据存放在rdata，pc在pcdata中，都分别有控制信号rdata，rupdate。

6.访存控制

接口信号

addr

接收运算模块传来的访存地址

dataw

接收存储管理传来的要写入存储器中的数据

pcin

接收取指模块传来的pc地址

nr

接收存储管理传来的读信号

nw

接收存储管理传来的写信号

Visit0

取指模块传来的读取指令信号

abus

地址总线

datar

输出存储器读出的数据

irout

输出存储器读出的指令

nbhe

存储器高位有效

nble

存储器低位有效

nmreq

访存控制信号

nrd

输出访存读信号

nwr

输出访存写信号

dbus

数据总线

各模块仿真波形、系统仿真波形；

1.时钟模块

代码：

libraryIEEE;

useIEEE.STD_LOGIC_1164.ALL;

useIEEE.STD_LOGIC_ARITH.ALL;

useIEEE.STD_LOGIC_UNSIGNED.ALL;

entityclockis

Port(clk:inSTD_LOGIC;

rst:inSTD_LOGIC;

t3:outSTD_LOGIC;

t2:outSTD_LOGIC;

t1:outSTD_LOGIC;

t0:outSTD_LOGIC);

endclock;

architectureBehavio