Allegroxxx约束规则设置 .pdfVIP

Allegroxxx约束规则设置

约束规则设置

约束管理器是⼀个交叉的平台，以⼯作簿和⼯作表的形式在CadencePCB设计流程中⽤于管理所有⼯具的⾼速电⼦约束。可以使⽤约束管理器和SigXplorerExpert开发

电路的拓扑并得出电⼦约束，可以包含定制约束、定制测量和定制激励。

所谓约束就是⽤户定义的限制条件，当在板上⾛线和放置元件时会遵守这些约束。电⼦约束（ECSets）就是限制PCB上与电⾏为有关的对象，⽐如可以设置某个⽹络最

⼤传输延迟为2ns。

以下图为⼀约束设置窗⼝。

⼀、说明

先解释⼀下约束的类型以及约束中⽤到的简写名词，如下图所⽰：

1、NCIs（NETCLASS）

由众多nets或者buses、differentialpairs、Xnet所组成的类，可对其赋予相似的约束。如下图所⽰。

2、NCC（NetClass-Class）

⼀般⽤在约束组与组之间的间距的时候使⽤，如下图。

3、DPr（DifferentialPairs）差分对

⼀组差分对⼀般由两条Xnet或者net以差分⾛线的⽅式组成，如下图。差分对的形成有两种⽅式：⼀是由模型指定的差分对，再者就是由⽤户⾃⼰定义的差分对。

模型定义的差分对：可以在器件信号模型中指定差分对，可以使⽤PCBDesign，PCBSI，SigXplores来将模型指定给相应的元件。

⽤户定义的差分对：可以在约束管理器中Net⼀级的对象中创建差分对，可以灵活的更改差分对命名和更改差分对成员，但是没有模型指定差分对的精确性。

以下是设置差分对规则时，需要赋予约束的项。

针对以上约束中⽤到的⼀些约束点进⾏解释说明：

差分对的worksheets包含5个主要的约束⽬录：

(1)PinDelay

此值指⼀对⽹络之间管脚封装上的延迟，单位是时间ns或者长度mil。

(2)不耦合长度(UncoupledLength)

不耦合长度约束是⽤来限制差分对的⼀对⽹络之间的不匹配长度。若“gathercontrol”设置为ignore，则实际不不耦合长度不包括两个驱动和接收之间的耦合带之外的长度。

若“gathercontrol”设置为“include”，包含出芯⽚的这段不耦合长度。当不耦合(即在差分对刚刚从芯⽚出来的⾛线通常是不耦合的，不耦合有⼀定的长度)长度超过“max”时产

⽣冲突。

(3)相位偏差(StaticPhaseTolerance)

相位偏差约束确保差分对成员在转换时是同相和同步的。实际的数值(actualvalue)从长度上或者时间上反应了差分对成员之间的差值，当差值超出tolerance值时，就会有

冲突。

(4)最⼩线间距(MinLineSpacing)

最⼩线间距约束指差分对之间的最⼩距离，如果⼩于设定的最⼩值则报错。添加的最⼩线间距约束值必须⼩于或者等于PrimaryGap减去(-)Tolerance，并且也要⼩于或者

等于NeckGap减去(-)Tolerance。

(5)耦合参数(CouplingParameters)

这⾥⾯包括6个部分需要设置。1、Primarygap：设置的是差分对之间的边到边理想间距，(+/-)tolerance值是允许DiffPairs的偏差值，如果间距偏差在范围内，差分对被

认为是耦合的；2、Primarywidth：差分对成员的理想宽度；3、Neckgap：约束的是最⼩允许的边到边的差分间距，当在密集区域⾛线时，可能切换到neck模式，最⼩可

允许的gap包括NeckGap减去(-)Tolerance，当差分对间距⼩于ECSet指定给差分对⽹络的Minneckwidth规则值时，NeckGap覆盖任何PrimaryGap值，确保Neck

gap不要低于任何Minlinespaing值，如果设置了(-)tolerance值，不需要定义Neckgap，因为已经说明了需要的Neckgap。；4、Neckwidth：最⼩可允许的差分对宽

度，当在⽐较密集的区域⾛线的时，可能需要切换到neck模式；5、(+)Tolerance；6、(-)Tolerance。

使⽤差分计算器可以完成综合线宽和线距的计算以获得特殊的差分阻抗。在约束管理器中右键点击PrimaryGap，NeckGap，或者(+/-)tolerance相应的单元格，在弹出的

菜单选择Change命令，然后点击按钮，即可启动

差分计算器(如下图所⽰)，差分计算器仅能完成边对边耦合的差分对计算。

差分对规则说明

4、管脚对(Pin-Pair)

P