组合逻辑电路分析与设计(新).ppt

组合逻辑电路分析与设计;集成逻辑门

常用MSI组合逻辑模块

组合型PLD

组合逻辑电路分析

组合逻辑电路设计

组合逻辑电路的VHDL描述

组合逻辑电路中的险象;2.1集成逻辑门;TTL和CMOS逻辑门典型芯片;一、集成逻辑门系列;CMOS逻辑门;CMOS4000系列特点;2、TTL逻辑门;输入级

逻辑与

中间级

电压分相

输出级

逻辑非

负载能力强;多射极晶体管结构及等效电路;电源电压：＋5V

逻辑电平：VOH≈3.6V，VOL≈0.3V

抗干扰能力不如CMOS器件

功耗不低：静态ICC在mA量级

速度比CMOS快：典型时延10nS

输入阻抗低，驱动同类器件能力比CMOS低

多余的输入端悬空相当于接1;二、集成逻辑门的主要电气指标;1、逻辑电平;逻辑电平典型值;关门电阻ROFF与开门电阻RON;2、噪声容限〔抗干扰容限〕;3、输出驱动能力〔负载能力〕;4、功耗;各类集成逻辑门性能比较;三、逻辑电路的特殊输出结构;三态门的应用----总线结构;2、漏极〔集电极〕开路输出结构;2.2常用MSI组合逻辑模块;数字集成电路的规模划分;常用MSI组合逻辑模块;一、加法器(Adder);1、半加器;2、全加器;3、4位二进制数全加器7483/283;MSI加法器7483/74283;7483/74283的级联扩展;二、比较器〔Comparator〕;1、4位二进制数比较器7485;34;2、比较器的级联扩展;三、编码器(Encoder)：;1、2n线-n线编码器;2、8线-3线优先编码器74148;74148功能表;74148的级联扩展;四、译码器(Decoder);1、3线-8线译码器74138;74138的功能表;2、4线-16线译码器74154;用74154构成BCD码译码器;3、七段显示译码器7448;〔2〕七段显示译码／驱动器7448;LT--试灯输入

BI--灭灯输入

RBI--灭零输入

RBO--灭零输出;7448的应用;4、译码器的扩展与应用;译码器的应用;五、数据选择器和数据分配器;1、8选1数据选择器74151;8选1数据选择器的输出函数式;2、数据选择器的扩展;3、数据分配器;2.3组合型可编程逻辑器件;一、PLD的一般结构与电路画法;2、PLD的电路画法;〔2〕PLD中逻辑门的表示方法;〔3〕与-或阵列图;二、组合型PLD;1、PROM可编程只读存储器;PROM应用举例;2、PLA可编程逻辑阵列;3、PAL可编程阵列逻辑;组合型PLD应用举例;PROM实现全加器;PLA实现全加器;PAL实现全加器;2.4组合逻辑电路分析;一、基于逻辑???的电路分析;如何从真值表判断电路功能？;2、分析举例;补充分析实例----课堂练习;二、基于MSI模块的电路分析;例2-2分析图2-42所示电路。;例2-3分析图2-43所示电路。;2.5组合逻辑电路设计;一、基于逻辑门的电路设计;2、设计举例;②真值表;③用与非门实现;④用或非门和与或非门实现;思考;例某厂有15kW和25kW两台发电机组和10kW、15kW、25kW三台用电设备。三台用电设备可能局部工作或都不工作，但不可能三台同时工作。试用与非门设计一个供电控制电路，使电力负荷到达最正确匹配。允许反变量输入。;

;二、基于MSI模块的电路设计;1、用加法器实现特殊代码转换 ;5421BCD码/8421BCD码转换;2、用译码器实现组合逻辑函数;实现方法;例2－7试用3线－8线译码器74138实现1位二进制数全减器。;3、用数据选择器实现组合逻辑函数;实现方法;例分别用用四选一和八选一实现逻辑函数;八选一实现逻辑函数;2.6组合逻辑电路的VHDL描述;一、VHDL源程序的根本结构;1、实体说明(EntityDeclaration);端口模式;2、结构体(Architecture);与非门的VHDL源程序;3、配置(Configuration);4、程序包(Package);程序包举例;5、库(Library);库的语法结构;二、VHDL的根本语法;〔1〕标识符;〔1〕标识符;〔2〕数据对象变量、信号、常数;变量语句应用举例;信号：

用于描述电路的连接关系。;信号语句应用举例;常数：给数值赋予常数名，方便引用和修改。;〔3〕数据类型;STANDARD程序包中定义的10种标准数据类型;1〕标准数据类型;〔4〕运算操作符;运算操作符的优先级;2、VHDL的根本描述语句;〔1〕并行执行语句;with_select_when