verilog数字钟设计(FPGA)_原创文档.pdf

  1. 1、本文档共13页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

君子忧道不忧贫。——孔丘

如文档对你有用,请下载支持!

一、课程设计目标

1.熟悉并掌握verilog硬件描述语言

2.熟悉quartus软件开发环境

3.学会设计大中规模的数字电路,并领会其中的设计思想

二、课程设计实现的功能

(1)设计一个数码管实时显示时、分、秒的数字时钟(24小时显示模式);

(2)可以调节小时,分钟。

(3)能够进行24小时和12小时的显示切换。

(4)可以设置任意时刻闹钟,并且有开关闹钟功能。

(5)有整点报时功能,几点钟LED灯闪亮几下。

(6)有复位按键,复位后时间从零开始计时,但闹钟设置时间不变。

三、设计原理:

1、总原理框图:

译码显示模块

切换12进制显示

分频模块计

到达整点输出整点报时信号

小时校正数是

附全部代码:是否到闹钟时间输出闹钟信号

总模块:设置闹钟分钟

分钟校正

module块设置闹钟小时

clock(clk,reset,MODE,Alarm_ctr,BT2,H12_24,DSH,DSL,DMH,DML,DHH,DHL,dian,bao_signa

复位

l,nao_signal);

模式选择模块

inputclk;//50MHz

inputreset,MODE,Alarm_ctr,BT2,H12_24;//复位键,模式选择按钮,闹钟开关档,调节按

钮,12—24小时切换档

output[7:0]DMH,DML,DHH,DHL;//4个数码管显示输入信号

outputdian,bao_signal,nao_signal;//时分间隔点,报时信号,闹钟信号

output[3:0]DSH,DSL;//秒钟输出信号

wire[3:0]SH,SL,MH,ML,HH,HL;

wire[3:0]LED_mode;

wire[3:0]HH12,HL12,HH24,HL24,MH24,ML24,SH24,SL24;

wire[3:0]set_HH,set_HL,set_MH,set_ML;

wire_1HZ,_10ms,_250ms,_500ms;

君子忧道不忧贫。——孔丘

如文档对你有用,请下载支持!

wireKeydone1;

wireKeydone2;

文档评论(0)

135****5548 + 关注
官方认证
内容提供者

各类考试卷、真题卷

认证主体社旗县兴中文具店(个体工商户)
IP属地宁夏
统一社会信用代码/组织机构代码
92411327MAD627N96D

1亿VIP精品文档

相关文档