存算一体技术产业发展研究.docx

存算一体技术产业发展研究

黄璜?张乾

（中国信息通信研究院信息化与工业化融合研究所，北京100191）

摘要：基于存算一体技术产业发展实际情况，结合人工智能算力快速发展的背景，从基础硬件、计算架构、技术挑战等维度分析存算一体技术发展现状和趋势，研究存算一体产业结构、主要应用、产业发展面临的机遇和挑战，最后根据我国算力技术产业发展实际情况，提出存算一体发展策略。

关键词：内存计算；存算一体；非易失性存储器件；人工智能

0?引言

随着人工智能技术产业的演进和向云端、边缘侧的深入，多种依托人工智能算力的新应用、新业态不断涌现。其中，以ChatGPT等大模型训练推理为代表的一系列高算力人工智能应用掀起了算力竞赛浪潮，使得突破经典冯·诺依曼架构，探索新算力再次成为计算技术突破的重大议题。存算一体技术具备高能效比、可快速进行矩阵运算等特点，是实现人工智能算力提升的重要候选架构。笔者重点对存算一体技术的产生背景、发展历程、核心技术发展态势、产业和应用发展态势等方面进行分析和研究，以期为我国存算一体技术产业发展提出建设性意见。

1?存算一体技术背景及发展历程

1.1?存算一体技术背景

1.1.1?“冯·诺依曼瓶颈”问题

在冯·诺依曼架构中，数据从存储单元外的存储器获取，处理完毕后再写回存储器，计算核心与存储器之间有限的总带宽直接限制了交换数据的速度，计算核心处理速度和访问存储器速度的差异进一步减缓处理速度，即“冯·诺依曼瓶颈”[1-2]。

一方面，处理器和存储器二者的需求、工艺不同，性能差距也就越来越大。存储器数据访问速度远低于中央处理器（CentralProcessingUnit，CPU）的数据处理速度，即“存储墙”问题。另一方面，数据搬运的能耗比浮点计算高1~2个数量级[3]。芯片内一级缓存功耗达25pJ/bit，动态随机存取内存（DynamicRandomAccessMemory，DRAM）访问功耗达1.3~2.6nJ/bit[4]，是芯片内缓存功耗的50~100倍，进一步增加了数据访问能耗。数据访问和存储已成为算力使用的最大能耗，即“功耗墙”问题。

此外，摩尔定律放缓，工艺尺寸微缩变得越来越困难，甚至趋近极限；传统架构提升使得性能增长速度也在变缓，人们试图寻找一种新的计算范式来取代现有计算范式以跳出冯·诺依曼架构和摩尔定律的围墙，并进行多种路径尝试。

1.1.2?高算力需求的挑战

当前，算力需求快速增长与算力提升放缓形成尖锐矛盾。以人工智能为例，从1960年到2010年算力需求每两年提升一倍，而从2012年Alexnet使用图形处理器（GraphicsProcessingUnit，GPU）进行训练开始，算力每3~4个月提升一倍[5]。谷歌AlphaGo在与李世石对弈中仅需要使用1920个CPU和280个GPU[6]；而谷歌GPT-3开源人工智能模型有1746亿个参数，按照训练10天估算，需要3000~5000块英伟达A100GPU；GPT-3.5训练显卡数量进一步增至2万块；预计GPT-4训练参数在万亿的数量级[7]，是GPT-3的6倍以上，运行成本和算力需求将大幅高于GPT-3.5。

1.2?存算一体技术解决方案

1.2.1?高带宽数据通信

高带宽数据通信主要包括光互联技术和2.5D/3D堆叠技术。其中光互联技术具有高带宽、长距离、低损耗、无串扰和电磁兼容等优势，但是光互联器件难以在芯片内布设，且光交换重新连接开销和延迟较大，实用化成本较高，难以大规模应用。

2.5D/3D堆叠技术通过增大并行带宽或利用串行传输提升存储带宽，简化系统存储控制设计难度，具有高集成度、高带宽、高能效等性能优势。但是目前2.5D/3D堆叠技术仅对分立器件或芯片内部进行优化设计，“存”和“算”从本质上依然是分离的，难以弥合“存—算”之间的鸿沟。

1.2.2?缓解访存延迟和功耗的内存计算

为了逾越“存—算”之间的巨大鸿沟，内存计算的概念应运而生。内存计算有两种技术类型，一种是横向扩展（Scale-out），主要是分布式内存计算，典型代表有Spark架构，是一种软件的方案；另一种是纵向扩展（Scale-up），又分为两种，一种是近数据端处理（NearDataProcessing，NDP），包括近存储计算和近内存计算，另一种是存算一体，依赖经典存储器件或新型的存算器件，如图1所示。

图1??内存计算体系

分布式内存计算是较早前诞生的基于软件的内存计算方案。2003年谷歌公司提出的MapReduce计算框架，能够处理TB级数据量，是一种“分而治之再规约”的计算模型，用多个计算节点来计算。但缺点是在反复迭代计算过程中，数据要落盘，从而影响数据计算速度。2010年，美国加州大学伯克利分校AMP实验室