数字电路与逻辑设计实验总结报告.pdfVIP

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

第二次实验是Quartus11原理图输入法设计,由于是第一次使用Quartus11软

件,实验中遇到了不少问题,总结起来主要有以下几个:

(1)在创建工程并且编译通过之后得不到仿真波形

解决方法:经过仔细检查,发现在创建符号文件时,未对其重新命名,使

得符号文件名与顶层文件的实体名一样。在改变符号文件名之后成功的得到了仿

真波形。

(2)得到的仿真波形过于紧密不便于观察

解决方法:重新对仿真域的时间进行设定,并且对输入信号的周期做相应

的调整,最终得到了疏密有致的仿真波形。

实验总结及心得体会

通过本次实验我初步掌握了Quartus11的使用方法,并且熟悉了电路板的使

用。在实验具体操作的过程中,对理论知识(半加器和全加器)也有了更近一步

的理解,真正达到了理论指导实践,实践检验理论的目的。

实验操作中应特别注意的几点:

(1)刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。

(2)连接电路时要注意保证线与端口连接好,并且注意不要画到器件图形

符号的虚线框里面。

(3)顶层文件的实体名只能有一个,而且注意符号文件不能与顶层文件的

实体名相同。

(4)保存波形文件时,注意文件名必须与工程名一致,因为在多次为一个

工程建立波形文件时,一定要注意保存时文件名要与工程名一致,否则不能得到

正确的仿真结果。

(5)仿真时间区域的设定与输入波形周期的设定一定要协调,否则得到波

形可能不便于观察或发生错误。

心得体会:刚接触使用一个新的软件,实验前一定要做好预习工作,在具

体的实验操作过程中一定要细心,比如在引脚设定时一定要做到“对号入座”,

曾经自己由于这一点没做好耗费了很多时间。实验中遇到的各种大小问题基本都

是自己独立排查解决的,这对于自己独立解决问题的能力也是一个极大地提高和

锻炼,总之这次实验我获益匪浅。

第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路,由于

Quartus11软件在之前已经使用过,所以本实验的主要任务就是编写与实验要求

相对应的VHDL程序。

总体来说此次实验比较顺利,基本没有遇到什么问题,但有几点需要特别注意。

首先是要区分实体名称和结构体名,这一点是程序编写的关键。其次在时序逻辑

电路的设计实验中时钟的设置很关键,设置不当的话仿真波形可能不正确。

通过本次实验我初步学会用VHDL语言编写一些简单的程序,同时也进一步熟

悉了Quartus11软件的使用。

实验八彩灯控制电路设计与实现

一、实验目的

1、进一步了解时序电路设计方法

2、熟悉状态机的设计方法

二、实验内容

用VHDL语言设计并实现一个彩灯控制(八个发光二极管)电路,仿真并下

载验证其功能。彩灯有两种工作模式,可通过拨码开关或按键进行切换。

(1)单点移动模式:一个点在八个发光二极管上来回亮

(2)幕布式:从中间两个点,同时向两边依次点亮直至全亮,然后再向中间

点灭,依次往复。

三、实验设计编码

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYshineIS

PORT(clk,a:INSTD_LOGIC;

b:OUTSTD_LOGIC_VECTOR(7DOWNTO0));

ENDshine;

ARCHITECTUREstrucOFshineIS

SIGNALtemp:INTEGERRANGE0TO

SIGNALswitch:STD_LOGIC_VECTOR(2DOWNTO0);

SIGNALclkout:STD_LOGIC;

BEGIN

PROCESS(clk)

BEGIN

IF(clkeventandclk=1)THEN

IFtempTHEN

temp=0;

ELSEtemp=temp+1;

ENDIF;

IFtempTHEN

clkout=1;

ELSEclkout=0;

E

文档评论(0)

133****7727 + 关注
实名认证
文档贡献者

硕士研究生

1亿VIP精品文档

相关文档