SystemVerilog数字集成电路功能验证课件 (1).pdf

SystemVerilog数字集成电路功能验证课件 (1).pdf

  1. 1、本文档共50页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

SystemVerilog芯片验证

第8章功能覆盖

2024年2月7日

SystemVerilog芯片验证2024年2月7日1/50

1.更多种子

CRT

多次测试

分析功能

2.添加约束3.定向测试

覆盖率

最少量的识别覆

代码修改盖盲区

SystemVerilog芯片验证2024年2月7日2/50

覆盖类型代码覆盖

代码覆盖

1行覆盖(linecoverage):即DUT的所有有效代码是否都被执行过(即覆

盖)。

2条件覆盖(conditioncoverage):条件覆盖和分支覆盖很容易混淆,条件覆

盖指可能进入某个分支的所有条件的组合都应该被遍历到。

3状态机覆盖(FSMcoverage):即状态机里所有可能发生的状态跳转都要被

遍历到。

4分支覆盖(branchcoverage):即DUT的所有模块的每个条件分支是否有

被执行过(包括if、else和case语句等)。

5翻转覆盖(togglecoverage):即DUT的每个模块的信号(包括端口信号和

内部信号)是否有被翻转过(即每个信号都从0到1或从1到0变化过)。

例如异步复位信号rst_n只从0到1翻转过,但没有从1到0翻转过,那

么这个信号没有被翻转覆盖。

6断言覆盖(assertioncoverage):断言是用于监控信号在逻辑上或者时序上

是否运行正确的声明性代码。断言覆盖就是统计测试平台中的所有断言是

否被执行过。

SystemVerilog芯片验证2024年2月7日3/50

覆盖类型代码覆盖

代码覆盖不能用来衡量验证计划的完成进度

4moduleadder#(parameterWIDTH=4)(

5inputclk,

6inputrst_n,

7input[WIDTH-1:0]a,

8input[WIDTH-1:0]b,

9outputreg[WIDTH:0]sum);

10

11always@(posedgeclk,negedgerst_n)begin

12sum=a+b;

13end

14endmodule

默认情况下测试平台不会收集代码覆盖。添加仿真选项“-cm

line+cond+fsm+tgl+branch+assert”。

SystemVerilog芯片验证2024年2月7日4/50

覆盖组和覆盖点

覆盖组和覆盖点

覆盖组是一种自定义类型,通常被定义在package、module、interface或class

中。覆盖组在不同的环境下可以被例化多次。覆盖组和类相似,它必须使用

new函数例化后才可以使用。覆盖组包含了覆盖模型的规范,一个覆盖组可以

包含如下内容。

文档评论(0)

学海无涯而人有崖 + 关注
实名认证
内容提供者

教师资格证、人力资源管理师持证人

该用户很懒,什么也没介绍

领域认证该用户于2023年06月11日上传了教师资格证、人力资源管理师

1亿VIP精品文档

相关文档