浅谈三人表决器实验电路的设计.pdf

第3O卷第8期物理实验Vo1．30NO．8

2010年8月PHYSICSEXPERIMENTATIONAug．，2O1O

浅谈三人表决器实验电路的设计

吴勇灵

(黔南民族师范学院物理与电子科学系，贵州都匀558000)

摘要：采用中小规模集成电路门电路、译码器、数据选择器和加法器分别设计了4种三人表决器实验电路．如果

数字系统简单，可以采用门电路；如果数字系统较复杂，则采用译码器、数据选择器和加法器较好．

关键词：三人表决器；门电路；译码器；数据选择器；加法器

中图分类号：TN710．5文献标识码：A文章编号：1005—4642(2010)08—0033—03

数字逻辑实验电路的分析和计算是计算机硬由真值表写出y的逻辑表达式为

件的基础知识，也是学习后续课程的基础，在教y一万BC+ABC+ABC+ABC．(1)

学、科研、产品开发等方面占有十分重要的地

2三人表决器实验电路的4种设计方法

位_】]．因此在进行数字电路逻辑实验时，应该鼓

励学生多用几种方法进行电路实验，培养学生的组合逻辑电路设计是根据给出的实际问题，

分析能力和设计能力．求出实现这一逻辑功能的最简单的逻辑电路，这

就是设计组合逻辑电路时要完成的工作．最简单

1三人表决器的逻辑表达式

是指所用器件数、器件的种类、器件之间的连线均

在进行某些提案及做出某种决议时，都具有最少[3]．在教科书中只要求学生用门电路进行设

共同的特点，就是遵循少数服从多数的原则，但是计l4]，而对其他的设计方法没有作出具体要求．

如果通过举手表决的方式进行表决或者通过书写下面详细介绍几种设计方法，以供实验者或产品

方式进行表决，往往会出现相互之间的矛盾，为此开发者在进行表决器设计时，根据具体条件，选择

多数表决器具有重要的作用，可以解决这类问题不同的方法来完成其功能，从而达到灵活选择数

的发生．设A，B，C为3个具有资格的人，同意为字逻辑电路的设计方法．

1，不同意为0，表决通过为1，不通过为0，则真值2．12种用门电路设计的对比研究

表见表1．在使用小规模集成的门电路进行设计时，为

获得最简的设计结果，应将函数式化成最简形式，

表1表决器真值表即函数式中相加的乘积项最少，而且每个乘积项

的因子也最少．最后将逻辑函数式变为与门电路

相对应的形式再进行设计]．将(1)式化为最简

函数式为

Y—AB+AC+BC．(2)