数字逻辑实验— 触发器的仿真.pdf

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

实验五触发器的仿真

一、实验内容

1.用VHDL语言设计D锁存器,并进行仿真与分析;

2.参看Maxplus中器件7474(边沿D触发器)的逻辑功能,用VHDL语言

设计边沿触发式D触发器,并进行仿真与分析。

3.参看Maxplus中器件7476(边沿JK触发器)的逻辑功能,用VHDL语

言设计边沿触发式JK触发器,并进行仿真与分析。

二、电路功能介绍及仿真

1.D锁存器

①用途:可以对多个输入信号进行选择。电视机里的频道转换开关就

是一个多路开关。

②逻辑框图

③逻辑功能表

ENDQQN

100

111

0×保持Q保持QN

④VHDL语言

libraryIEEE;

useIEEE.std_logic_1164.all;

entityD_latchis

port(

EN:inSTD_LOGIC;

d:inSTD_LOGIC;

nq,q:outSTD_LOGIC

--qn:outSTD_LOGIC

);

endD_latch;

architecturebvhofD_latchis

signalq_s,nq_s:STD_LOGIC;

begin

process(EN,d)

begin

ifEN=1then

q_s=d;

elsifEN=0then

q_s=q_s;

nq_s=nq_s;

endif;

q=q_s;

nq=nq_s;

endprocess;

endbvh;

⑤仿真波形图

2.边沿式D触发器(Positive-Edge-TriggeredDFlip-FlopswithPreset,Clearand

ComplementaryOutputs)

①逻辑框图

②逻辑功能表

INPUTsOUTPUTs

PRCLRCLKDQQN

01××10

10××01

00××1(失效)1(失效)

11↑110

11↑00

文档评论(0)

***** + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档