太原理工大学-数字电子技术课程设计.pdf

《数字电子技术》课程设计报告

课程设计题目如下：

【题目B14】电灯控制开关5

设计一个电灯控制开关，该开关有一个按钮k控制。当按钮按下

1次是，电灯d亮8秒后灭；当按钮k连续按下2次（在第1次按下

后的8秒内，按下第2次）是，则电灯长亮不灭；当按钮再按下1次

后，电灯延时5s灭。

根据题目要求，可以画出该控制框图如图1所示。

该控制器由按钮、时钟、状态机、计数器、灯，数码管显示电路，

计数器时钟电路组成，其中状态机、计数器、计数器时钟电路用FPGA

实现。

灯控制信号表：

信号名方向说明

k控制器输入灯启动信号（低电平有效）

clk控制器输入时钟信号32768的方波信号

m状态机输出灯控制信号（高电平有效）

DATA状态机输出计数器预置数信号

t状态机输出计数器指数/计数控制信号

td计数器输出高电平表示计数器归零

sm计数器输出数码管驱动信号（低电平有效）

第1章控制器逻辑设计

1．控制器的状态机设计

状态图如图2：

由状态机可以得到张太极VerilogHDL源程序如下：

modulestate(clk,k,td,t,m,data);

inputk,clk,td;

outputt,m,data;

regt,m;

reg[3:0]data;

reg[2:0]state,next_state;

parametera0=2b00,a1=2b01,a2=2b10,a3=2b11;

always@(posedgeclk)

beginstate=next_state;end

always@(stateortdork)

begin

case(state)

a0:begint=0;m=0;data=4b1000;

if(!k)beginnext_state=a1;end

elsebeginnext_state=a0;end

end

a1:begint=1;m=1;data=4b1000;

if((td==1)(k==1))beginnext_state=a0;end

elseif((td==0)(k==0))beginnext_state=a2;end

elsebeginnext_state=a1;end

end

a2:begint=0;m=1;data=4b0101;

if(!k)beginnext_state=a3;end

elsebeginnext_state=a2;end

end

a3:begint=1;m=1;data=4b0101;

if(td)beginnext_state=a0;end

elsebeginnext_state=a3;end

end

default:next_state=a0;

endcase

end

endmodule

在muxplus2中的仿真结果如图3：

图3

2．控制器的计数器设计

计数器采用一位10进制，输入置数值为一位BCD码（4位）。当t

为0是置数，当t为1时减法计数，当减到0时，信号td为1。计数器源

程序如下：

modulecounter(clk,t,td,qq1,data);

inputt,clk,data;

outputtd;

output[3