74ls160芯片同步十进制计数器(直接清零).pdf

74LS160芯片同步十进制计数器（直接清零）

·用于快速计数的内部超前进位

·用于n位级联的进位输出

·同步可编程序

·有置数控制线

·二极管箝位输入

·直接清零

·同步计数

本电路是由4个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所

用的附加选通所组成。有选通的零复位和置9输入。为了利用本计数器的最大计数长度（十进制），

可将B输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要

求的那样。LS90可以获得对称的十分频计数，办法是将QD输出接到A输入端，并把输入计数脉

冲加到B输入端，在QA输出端处产生对称的十分频方波。

74160引脚图

交流波形图：

图1时钟到输出延迟计数图2主复位输出延

迟，主复位

时钟频率，脉冲宽

度脉冲宽度，和主复位恢复时间

状态图

VHDL十进制计数器

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_arith.all;

useieee.std_logic_unsigned.all;

entitycount10is

port(clk:instd_logic;

f:bufferintegerrange0to15;

cout:outstd_logic);

end;

architectureaaofcount10is

begin

process(clk)

begin

iffalling_edge(clk)then

iff=9then

f=0;

cout=1;

else

f=f+1;

endif;

else

null;

endif;

endprocess;

end;

十进制计数器VHDL

libraryieee;

useieee.std_logic_1164.all;

useieee.std_logic_arith.all;

useieee.std_logic_unsigned.all;

--**************实体*****************

entityshijinzhiis

port(

clk:instd_logic;

reset:instd_logic;

s:outstd_logic_vector(5downto0);

out1:outstd_logic_vector(7downto0)

);

endshijinzhi;

--*****************结构体***********************