基于FPGA智能赛道计时器设计.doc

  1. 1、本文档共30页,其中可免费阅读9页,需付费150金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

基于FPGA智能赛道计时器设计

4

基于FPGA的智能赛道计时器设计

PAGE

PAGEII

PAGE

PAGEI

目录

TOC\o1-3\h\z\u第一章绪论 1

1.1选题背景及意义 1

1.2主要内容介绍 1

第二章计时器整体方案设计 3

2.1系统的简要说明 3

2.2系统的任务和要求 3

2.3系统原理分析 3

2.4FPGA概述 4

2.5软件设计思路 7

第三章硬件电路设计 8

3.1系统硬件构成 8

3.2时钟电路设计 8

文档评论(0)

***** + 关注
实名认证
内容提供者

乐于分享,有偿帮助。

版权声明书
用户编号:8070007123000004

1亿VIP精品文档

相关文档