差分线对在高速PCB设计中的应用.pdfVIP

差分线对在高速PCB设计中的应用

时间:2007-04-28来源:作者:王延辉谢锘点击：3269字体大小:【大中小】

摘要:在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利

用差分线传输高速数字信号的方法就是其中之一。在PCB中的差分线是耦合带状线或耦合

微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。

随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛

的应用。

1用差分线传输数字信号

如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国

内外系统设计工程师和PCB设计业界的一个热门课题。利用差分线传输数字信号就是高速

数字电路中控制破坏信号完整性因素的一项有效措施。

在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，

位于PCB顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两

路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。

数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180°，而噪声以

共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以

获得信号，消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。

2差分线的阻抗匹配

差分线是分布参数系统，因此在设计PCB时必须进行阻抗匹配，否则信号将会在阻抗不

连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现象。式(1)是

一个信号的上升沿(幅度为E)从驱动端经过差分传输线到接收端的频率响应：

G

其中信号源的电动势为E，内阻抗为：Z，负载阻抗为Z；Hl(ω)为传输线的系统函数；

GGL

Γ和Γ分别是信号接收端和信号驱动端的反射系数，由以下两式表示：

LG

由式(1)可以看出，传输线上的电压是由从信号源向负载传输的入射波和从负载向信号源

传输的反射波的叠加。只要我们通过阻抗匹配使Γ和Γ等于0，就可以消除信号反射现象。

LG

=0，这是因为只要接收端不发生信号反射，就不会有信

在实际工程应用中，一般只要求Γ

L

号反射回源端并发生源端反射。

由式(3)可知，如果Γ=0，则必须Z=Z，即传输线的特性阻抗等于终端负载的电阻值。

LL0

传输线的特性阻抗可以由有关软件计算出来，它和差分线的线宽、线距及相邻介质的介电常

数有关，一般把差分线的特性阻抗控制在100Ω左右。值得注意的是，一个差分信号在多层

PCB的不同层传输时(特别是内外层都走线时)，要及时调整线宽线距来补偿因为介质的介电

常数变化带来的特性阻抗变化。终端负载电阻的控制要根据不同的逻辑电平接口，来选择适

当的电阻网络和负载并联，以达到阻抗匹配的目的。

3差分线的端接

差分线的端接要满足2方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。因

此，不同的逻辑电平工艺要采用不同的端接。本文主要介绍2种常见的适于高速数传的电平

的端接方法：

①LVDS电平信号的端接。

LVDS是一种低摆幅的差分信号技术，它上面的信号可以以几百Mbps的速率传输。LVDS

信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5mA。它的端接电阻一般只

要跨接在正负两路信号的中间就可以了，如图1所示。

LVDS信号的接受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了

100Ω的匹配电阻，并产生了350mV的电压。有时为了增加抗噪声性能，差分线的正负两

路信号之间用2个5OΩ的电阻串联，并在电阻中间加1个滤波电容到地，这样可以减少高

频噪声。随着微电子技术的发展，很多器件生产商已经可以把LVDS电平信号的终端电阻做

到