数字电子技术-05同步时序逻辑电路.pptVIP

第五章;本章知识要点:;5．1概述;二、结构;时序逻辑电路的状态y1,…，ys是存储电路对过去输入信号记忆的结果，它随着外部信号的作用而变化。

;三、特点;5.1.2时序逻辑电路的分类;〔2〕现态与次态

同步时序电路中的现态与次态是针对某个时钟脉冲而言的。

现态----指时钟脉冲作用之前电路所处的状态。

次态----指时钟脉冲作用之后电路到达的状态。

注意：前一个脉冲的次态即后一个脉冲的现态！;二、按电路输出对输入的依从关系分类;三、按输入信号形式分类;5.1.3同步时序逻辑电路的描述方法;2．鼓励函数表达式：鼓励函数又称为控制函数，它反映了存储电路的输入Y与外部输入x和电路状态y之间的关系。其函数表达式为

Yj=gj(x1，…，xn,y1,…，ys)j=1,2,…,r;二、状态表;状态表是同步时序电路分析和设计中常用的工具，它非

常清晰地给出了同步时序电路在不同输入和现态下的次态和

输出。;三、状态图;四、时间图;5.2同步时序逻辑电路分析;二、代数分析法的一般步骤;5.2.2分析举例;2．列出电路次态真值表;3．作出状态表和状态图

;4．描述电路的逻辑功能。

由状态图可知，该电路是一个2位二进制数可逆计数器。;例试用代数法分析以下图所示同步时序逻辑电路的逻辑

功能。;2．把鼓励函数表达式代入触发器的次态方程，得到电路的次态方程组;3．根据次态方程和输出函数表达式作出状态表和状态图;4．画出时间图，并说明电路的逻辑功能;根据状态响应序列可作出时间图如下：;5.3同步时序逻辑电路的设计;2．状态化简，求得最小化状态表；;5.3.1建立原始状态图和原始状态表;三、根据需要记忆的信息增加新的状态



同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。;例某序列检测器有一个输入端x和一个输出端Z。输

入端x输入一串随机的二进制代码，当输入序列中出现“011”

时，输出Z产生一个1输出，平时Z输出0。典型输入、输出序列如下。输入x:101011100110

输出Z:000001000010

试作出该序列检测器的原始状态图和原始状态表。;可画出状态图如下：;相应状态表如下：;2．假定用Moore型同步时序逻辑电路实现该序列检测器的逻辑功能.

由于电路输出完全取决于状态，而与输入无直接联系。在作状态图时，应将输出标记在代表各状态的圆圈内。;构造Moore型原始状态图如下：;例设计一个用于引爆控制的同步时序电路，该电路有一

个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆，

那么从x连续输入4个1信号(不被0间断)，电路收到第四个1后在

输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被

炸毁。试建立该电路的Mealy型状态图和状态表。

〔该问题的实际意义？----------施工的平安性！〕;设：状态A---电路初始状态；

状态B---表示收到了第一个1输入；

状态C---表示收到了连续2个1输入；

状态D---表示收到了连续3个1输入。

根据题意，可得到该电路的Mealy型原始状态图和原始状态表如下。图、表中用“d”表示不确定次态或不确定输出。;注意:

在时序电路设计中，状态化简时利用不完全确定状态表中不确定次态和不确定输出的随意性，通常可使设计方案变得更简单。这一点类似包含无关最小项的组合电路设计，只不过在处理上要复杂一些。;状态化简;一、完全确定状态表的化简;;③性质

等效状态具有传递性。即假若S1和S2等效，S2和S3等效,那

么，一定有S1和S3等效。记作

(S1，S2)，(S2，S3)(S1，S3);(3)最大等效类

所谓最大等效类，是指不被任何别的等效类所包含的等效类。

换而言之，如果一个等效类不是任何其他等效类的子集，那么该等效类称为最大等效类。;2．状态化简;顺序比较：按照隐含表中从上至下、从左至右的顺序，对照原始状态表依次对所有“状态对”进行逐一检查和比较，并将检查结果标注在隐含表中的相应方格内。;③求出最大等效类

在找出原始状态表中的所有等效对之后，可利用等效状态的传递性，求出各最大等效类。;(2)化简举例;②寻找等效对

根据等效状态的判断标准，依次检查每个状态对，可得到顺序比较结果如图(a)所示。

关联比较的结果如图(b)所示。;由判断结果可知，原始状态表