网站大量收购闲置独家精品文档,联系QQ:2885784924

EDA期末大作业设计.pdfVIP

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

宁波理工学院

EDA课程设计报告

题目简易电子琴

组员王维婷(3110403128)

郑雅亿(3110403131)

专业班级电子信息工程112班

一、实验目的

1.学习利用数控分频器、键盘实验。

2.理解PS/2键盘的基本原理。

二、实验原理

本实验利用键盘的数字按键部分来控制电子琴的C调,DORA,MI,FA,SO,LA,SI,

分别用0,1,2,3,4,5,6,7来进行控制。们使用了键盘的介入来进行控制。

组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需的

2个基本要素,首先让我们来了解音符与频率的关系。乐曲的12平均率规定:每2

个八度音(如简谱中的中音1与高音1)之间的频率相差1倍。在2个八度音之间,又

可分为12个半音,每2个半音的频率比为。另外,音符A(简谱中的低音6)的频率为

440Hz,音符B到C之间、E到F之间为半音,其余为全音。由此可以计算出简谱中从

低音1至高音1之间每个音符的频率,如图所示。

简谱中音符与频率的关系

如图所示,为PS/2键盘的接口引脚图。

下图为PS/2键盘的通信时序图。

II

主系统由4个模块组成:TOP是顶层设计文件,其内部有三个功能模块:Tone.VHD、

Speaker.VHD、enc16_4.VHD.、PS2VHDL.VHD、clkdiv10.VHD、clkdiv50.VHD以及

PULSE12.VHD

模块TONE是音阶发生器,当4位发声控制输入INDEX中某一位为高电平时,

则对应某一音阶的数值将从端口TONE输出,作为获得该音阶的分频预置值;同时

由CODE输出对应该音阶简谱的显示数码,如‘5’,并由HIGH输出指示音阶高8

度显示。由例6-28可见,其语句结构只是类似与真值表的纯组合电路描述,其中

的音阶分频预置值,如Tone=1290是根据产生该音阶频率所对应的分频比获得

的。

简易电子琴电路结构

模块SPEAKER中的主要电路是一个数控分频器,它由一个初值可预置的加法计

数器构成,当模块SPEAKER由端口TONE获得一个2进制数后,将以此值为计数器的

预置数,对端口CLK12MHZ输入的频率进行分频,之后由SPKOUT向扬声器输出发声。

模块NOTETABS,用于控制音乐的暂停与播放,产生节拍控制(INDEX数据存留

时间)和音阶选择信号,即在NOTETABS模块放置一个乐曲曲谱真值表,由一个计

数器的计数值来控制此真值表的输出,而由此计数器的计数时钟信号作为乐曲节

拍控制信号,从而可以设计出一个纯硬件的乐曲自动演奏电路。

试完成此项设计,并在EDA实验系统上的FPGA目标器件中实现之。

5、实验内容:编译适配以上4个示例文件,给出仿真波形,最后进行下载和硬件

测试实验。建议使用实验电路模式“3”,用短路帽选择“CLOCK9”的输入频率选

择12MHz,此信号作为系统输入信号CLK12MHZ;CLK8HZ与clock2相接,接受4Hz

频率;键盘按键0-7作为输入信号控制各音阶。

三、实验代码

enc16_4

libraryieee;

useieee.std_logic_1164.all;

entityenc16_4is

port(I:instd_logic_vector(7downto0);--输入的待编码信号

Y:outstd_logic_vector(3downto0));--编码输出

endenc16_4;

architectureoneofenc16_4is

SIGNALL:STD_LOGIC_VECTOR(7DOWNTO0);

III

begin

文档评论(0)

151****9127 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档