网站大量收购闲置独家精品文档,联系QQ:2885784924

FPGA实验报告10--0101序列检测器.pdfVIP

  1. 1、本文档共11页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

好学近乎知,力行近乎仁,知耻近乎勇。——《中庸》

Lab100101序列检测器仿真

集成1101班

1.实验目的

熟悉用Modelsim进行波形仿真的方法。

掌握用VerilogHDL语言描述0101序列检测器的方法。

熟悉用VerilogHDL语言编写testbench。

2.实验内容

a)理解并掌握状态机与testbench的描述方法。

b)使用Modelsim软件得到仿真波形。

c)使用DE0开发板下载。

3.代码分析

状态机描述

定义模块名与输入输出,clk为时钟信号,rst为控制信号,seq

为待检测信号;输出是det.同时定义了四个状态(独热码)

s0,s1,s2,s3;和reg型变量state,next_state.

moduleseqdet(clk,rst,seq,det);

inputclk;

inputrst;

inputseq;

outputdet;

parameters0=4h1;

parameters1=4h2;

parameters2=4h4;

parameters3=4h8;//独热码

regdet;

reg[3:0]state,next_state

状态转移:当rst=1时,state初始化为s0状态;当rst=0时,

好学近乎知,力行近乎仁,知耻近乎勇。——《中庸》

state的状态随着驱动变化。

always@(posedgeclk)begin

if(rst)

state=s0;

else

state=next_state;

end

状态驱动:随着待检测信号的变化,状态在s0,s1,s2,s3之间变

化,最终影响输出。

always@(posedgeclk)begin

case(state)

s0:next_state=((seq==1)?s0:s1);

s1:next_state=((seq==1)?s2:s1);

s2:next_state=((seq==1)?s0:s3);

s3:next

文档评论(0)

***** + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档