数字逻辑电路课件第5章时序逻辑电路的分析与设计.ppt

第5章时序逻辑电路的分析与设计;描述时序电路的三组方程：;时序电路分类：;5.1MSI构成的时序逻辑电路;①4位D触发器存放器(74175);②具有三态输出的四位缓冲数据存放器(74173);③8位可选址存放器(74259);2.移位存放器;(1)单向移位存放器;各触发器初态

为0,Vi依次输入

1→0→1→1时的

波形图;在连续四个CP脉冲后,在Q0、Q1、Q2和Q3端得到

并行输出信号；;b)串/并入---串出单向移存器;工作原理：;2)并行输入:;;;;(2)双向移位存放器;74194逻辑电路结构示意：;用两片74194接成八位双向移位存放器;3.移位存放器的应用举例;(2)串行加法器;(3)串行累加器;5.1.2计数器;CP:计数脉冲;;计数器的驱动方程和输出方程;Q3Q2Q1Q0Q3Q2Q1Q0C

000000010

000100100

001000110

001101000

010001010

010101100

011001110

011110000

100010010

100110100

101010110

101111000

110011010

110111100

111011110

111100001;2)同步二进制加法计数器的特点;3)MSI同步二进制加法计数器;CPRDLDENPENT功能

0异步清零

10同步置数

1101保持(包括CO的状态)

110保持(CO=0)

1111同步计数;74161内部

电路分析：

以计数器中

间某一位为

例：;利用多片74161实现计数器的位数扩展:;D0;D0;2.异步二进制计数器;波形图;如将电路改为：;12345678910111213141516;2)异步二进制计数器的特点;;3.二进制可??计数器;有加/减控制的同步二进制可逆计数器电路的设计思路：以T触发器设计例;有加/减控制的同步4位二进制可逆计数器电路;当U/D=0时,各触发器的驱动方程为:

T0=1

T1=Q0

T2=Q1Q0

T3=Q2Q1Q0

符合减法计