专用集成电路设计-复习zlw.pptVIP

D/A转换器的类型(分类）：4类6.3.1D/A转换器原理01D/A转换器的原理框图如下图6-15所示。其中，b1～bN为N位数字量输入，Uref为参考电压。输出模拟量为：Uo=KDUref，K为比例因子，D为：01故，012.D/A转换器的主要技术指标1)代表精度的指标——位数(bit数)——分辨率阶梯波台阶电压：2)代表速度的指标——转换时间——时钟频率即从数字信号输入D/A转换器到输出电压达到稳态值所需要时间，该时间决定了D/A转换器的转换速度。实际上，D/A转换要按时钟节拍工作。通常用最高时钟频率来表达D/A转换器的工作速度。3)静态误差所谓静态误差，是与时间无关，反映静态工作时实际模拟输出接近理想模拟输出的程度。通常有失调误差、增益误差、非线性误差等。图6-38A/D转换器类型6.4.2A/D转换器的分类及应用A/D转换器的类型很多，如下图所示：有高速并行FlashA/D，有速度与精度折中较好的流水线A/D，有适用于数字电压表的双斜率积分式A/D，也有适用范围很广的逐次比较式A/D等。A/D转换器的原理及特性**1数字化过程一般包括以下三个步骤：2取样保持(S/H)：要是获取模拟信号某一时刻的样品，并在一定时间内保持这个样品值不变。3量化：将取得样品值量化为用“0”、“1”表示的数字量。4编码：将量化后的数字量按一定规则编码成数据流，以便进一步存储与处理。图6-36A/D转换器的原理框图图中，量化器就是一系列加不同参考电平的电压比较器，当输入电压高于该比较器的参考电平Uref时，比较器输出的数字量为“1”；低于参考电平Uref时，输出为“0”。可编程逻辑器件的分类**按集成度(PLD)分类主要包括：PROM、PLA、PAL、GAL四种器件。1、低密度可编程逻辑器件（LDPLD）结构特点：(1)、PROM（可编程只读存储器），其内部结构是由“与阵列”和“或阵列”组成，其中“与阵列”固定，“或阵列”可编程，可以实现任何“以积之和”形式表示的组合逻辑。(2)、PLA（可编程逻辑阵列），也是基于“与-或阵列”，其“与阵列”固定和“或阵列”都可编程。PAL（可编程阵列逻辑），也是基于“与-或阵列”，其“与阵列”是可编程、“或阵列”固定连接。GAL（通用可编程阵列逻辑），是在PAL的基础上增加了一个可编程的输出逻辑宏单元OLMC，通过对OLMC配置可以得到多种形式的输出和反馈。另，GAL器件普遍采用EEPROM的浮栅工艺，具有可擦除、可重新编程的能力。主要包括：CPLD、FPGA两种器件。2、高密度可编程逻辑器件（HDPLD）(1)、CPLD(ComplexProgrammableDevice)，复杂可编程逻辑器件。其主体也是“与-或阵列”，并以可编程逻辑单元为基础，可编程连线集中在一个全局布线区。(2)、FPGA(FieldProgrammableGateArray)，现场可编程门阵列。具有门阵列的结构形式，它由许多逻辑功能块排成阵列组成，可编程连线分布在阵列通道区。结构特点：第一章概论“摩尔定律”可以简述为：每18个月，同一面积芯片上可以集成的晶体管数量将翻一番，而价格下降一半。一个有关集成电路发展趋势的著名预言。1960年，美国Intel公司创始人之一G.Moore博士预言集成电路的发展遵循指数规律。1965年，在《电子学杂志》发表、摩尔定律GordonE.Moore博士-1965年、集成电路发展的特点01特征尺寸越来越小；芯片尺寸越来越大；单片上的晶体管数越来越多；时钟速度越来越快；电源电压越来越低（1.0V）；布线层数越来越多；输入/输出(I/O)引脚越来越多。02第一章概论1.2专用集成电路设计要求设计周期短、正确率高；硅片面积小、特征尺寸小；可测性好；速度快；低功耗（低电压）；低成本。第一章概论**芯片的工作速度用芯片的最大延迟时间表示，延迟时间Tpd表示为：（1-1）式中：Tpdo——晶体管本征延迟时间；UDD——最大电源电压；Cg——扇出栅电容(负载电容)；Cw——内连线电容；