现代集成电路芯片14nm节点FinFET制造工艺流程。 .pdfVIP

现代集成电路芯片制造工艺流程。

3）14nm节点FinFET工艺流程。（后栅工艺BEOL+FEOL）

3.1流程概述：晶圆材料-隔离—淀积多晶硅—芯轴—鳍硬掩膜（“侧墙”）—刻蚀形成鳍—双阱形成—制作临时辅助

栅—补偿隔离—LDD注入—侧墙主隔离—漏源极形成（应变硅技术）—金属硅化物—器件与金属间介质层ILD—置

换高k金属栅—钨栓—第一层金属间介质（超低K介质）IMD-1—第一层铜布线—第二层金属间介质（超低K介质）

IMD-2—第二层铜布线多层布线最上层铝布线制作压焊窗口—最上层介质钝化层（光刻压焊/测试焊盘）—测

试.

3.214nm节点FinFET工艺流程示例。

14nm节点FinFET工艺流程。（后栅工艺）

1.衬底制备与隔离绝缘形成

1.1热生长初始氧化层，淀积氮化硅（图1）

1.2光刻浅槽STI/刻蚀氮化硅/氧化硅—去胶—刻蚀硅

槽—生长衬垫氧化层，槽深约500nm

1.3HDPCVD淀积二氧化硅—RTA退火（增密）—CMP平坦

化—去除氮化硅/氧化硅—淀积牺牲氧化层（图2）

2.鳍形成（用自对准间隔光刻双重图案方法SADP）

2.1淀积多晶硅（辅助层），再淀积氧化硅/氮化硅硬掩

膜

2.2光刻/干法刻蚀硬掩膜，（芯轴宽度决定后面工序的

鳍间距）去除芯轴之外的硬掩膜—刻蚀多晶硅形成芯轴。

（图3），

2.3淀积二氧化硅隔离层（控制鳍宽度的“侧墙”硬掩

膜材料），控制淀积时间达到控制二氧化硅厚度—干法回

刻（氮化硅为停止层），从而形成“侧墙”，作为形成鳍

的硬掩膜。（图4）仔细控制鳍的宽度。

2.4，去除（刻蚀）芯轴上的氮化硅硬掩膜层—再湿法刻

蚀掉芯轴多晶硅，保留“侧墙”—以“侧墙”为硬掩膜

—继续刻蚀硅衬底（深度200~300nm，鳍间距40~60nm）。

刻蚀硅衬底凹陷形成鳍有源区。（图5）和（示意图6a/

图6b/图6c）。相关尺寸高度见图6（图未按比例，以数

字为参考）。

2.5.去除二氧化硅“侧墙”硬掩膜层，（图5/图6C）

注1：Fin厚度最小尺寸是0.67倍的栅长，（例如栅长

22nm器件鳍厚度14.67nm），用自对准双重图形（Self

-AlignedDoublePatterning）方法制造.

注2：以pmos和nmos各在一个“鳍”示意，以下只以

图5圈内为例。（等效图6、图6a/6b/6c）

2.6淀积易流动的氧化物SiO2（FOX）：利用TEOS和O3

在SACVD设备中400℃发生反应，淀积二氧化硅层—CMP

平坦化，顶层氮化硅为停止层。（图7.1）

2.7.回刻蚀SiO2FOX，使之凹陷进硅高度20~30nm，形

成鳍，通过控制刻蚀时间控制鳍（Fin）的高度。（如图

7.2）。

2.8去除顶层氮化硅，重新淀积氮化硅硬掩膜层，

（图7.3）

2.9.两次曝光，二重图案法光刻刻蚀硬掩膜（刻蚀掉底

部氮化硅），保留鳍周围的氮化硅。如图7.

3.双阱形成

3.1选择性刻蚀去除上次淀积的SiO2FOX，保留鳍上部

覆盖的氮化硅（硬掩膜保护层）。（图8）

3.2光刻，pmos区用光刻胶保护，对打开的p阱区域，

大角度离子注入，形成p阱。去胶。（图8）

3.3光刻，光刻胶保护nmos区，对打开的n阱区域，进

行大角度离子注入，形成n阱。去胶（图8）

3.4去掉有源区上部光刻胶与SiN硬掩膜（保护层）

（图9）

4.临时辅助叠层栅极形成（HKMG工艺在ILD之后去掉

此临时栅）

4.1HDPCVD淀积二氧化硅，CMP平坦化。（图10）

4.2STI选择性回刻(蚀刻蚀SiO2不刻蚀Si)，使有源

区高出槽底约30nm，（图11）

4.3对pmos和nmos分别光刻，分别进行调整阈值电压

离子注入.（图11A）

4.4淀积氧化层（作为后面去除多晶硅临时栅的停止层），

（图12）.

4.5淀积多晶硅，PECVD二氧化硅，淀积氮氧化硅（硬掩

膜）。（图13）

4.6光刻/刻蚀多晶硅形成临时硅栅，刻蚀后露出源、漏

区域（图14/图A）

5.补偿隔离

5.1淀积氮氧化硅作为侧墙材料（图15/图B）

5.2等离子刻蚀（回刻）（图16/图16.1）

6.nLDD/pLDD+口袋注入

6.1淀积牺牲氧化层（防止通道效应），光刻，打开nmos

漏源区（掩蔽其他区域）nLDD离