触发器的使用实验报告.pdf

.......

实验II、触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的逻辑功能

2、掌握集成触发器的逻辑功能及使用方法

3、熟悉触发器之间相互转换的方法

二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用

下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信

息存储器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器

如图1为两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接

触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”

段，因为=0（=1）时触发器被置为“1”；为置“0”端，因为=0（=1）时触

发器被置“0”，当==1时状态保持；==0时，触发器状态不定，应避免此种情况发

生，表1为基本RS触发器的状态表。

图1、基本RS触发器

表1、基本RS触发器功能表

输入输出

0110

1001

11

不定不定

00

基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。

2、JK触发器

c......

.......

在输入信号为双端的情况下，JK触发器的功能完善、使用灵活和通用性较强的一种触发

器。本实验采用74LS112双JK触发器，是下降沿出发的边沿触发器。引脚功能及逻辑符号

如图2所示。

图2、74LS112双JK触发器引脚排列及逻辑符号

JK触发器的状态方程为：=J+

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或者两个以上输入端时，

组成“与”的关系。和为两个互补输出端。通常把=0，=1的状态定为触发器“0”

状态；而把=1，=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。

表2、JK触发器功能表

JK触发器常被用作缓冲存储器，移位寄存器和计数器。

3、D触发器

在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为=D，其输

出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态

只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄

存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D74LS74、四D

74LS175、六D74LS174等。

下图为双D774LS74的引脚排列及逻辑符号。功能表如表3.

c......

.......