时序逻辑电路 课件 .pdf

第五章时序逻辑电路

5.1概述

5.2触发器

5.3时序逻辑电路的分析

与设计方法

5.4计数器

5.5寄存器

5.6脉冲发生器

5.1概述

逻辑电路分为两大类：组合逻辑电路和时序逻

辑电路。在上一章中已经学习了组合逻辑电路的相

关知识，本章将对时序逻辑电路进行介绍。在数字

电路中，时序逻辑电路是指电路任何时刻的稳态输

出不仅取决于当前的输入，还与前一时刻输入形成

的状态有关。由于电路结构和工作特点的不同，时

序逻辑电路的描述、分析和设计方法与组合逻辑电

路有明显的不同。

5.1概述

5.1.1时序逻辑电路的一般描述

在电路结构上，时序逻辑电路与组合逻辑电路的

区别主要在于：时序逻辑电路中包含有存储器件（如

触发器或锁存器等），而组合逻辑电路中不包含有存

储器件。因为时序逻辑电路包含有存储器件，所以电

路具有“记忆”功能，能对电路过去的输入序列留下

“记忆”，而这种“记忆”是通过电路的状态来表示

的。状态是时序逻辑电路的重要概念，它是分析和设

计时序逻辑电路的主要逻辑变量，所以时序逻辑电路

通常又称为状态机（statemachine）。

5.1概述

时序逻辑电路一般采用逻辑方程组、状态转换表、

状态转换图和时序图进行逻辑分析和设计，下面简单介

绍一下现态、次态、逻辑方程组、状态转换表、状态转

换图和时序图。

（1）现态：指某一触发器或一组触发器在某一时刻

其输出端的状态，也称原态，或者称当前状态。通常在

触发器特性方程和状态方程中触发器现态用Qn表示，

其他情况下用Q表示。一般情况下，若无特殊说明，

通常所说的状态都是指现态。

（2）次态：指某一触发器或一组触发器在一定的输入

条件下，当触发时钟脉冲有效时，将由原来的状态（也

即现态）向一个新的状态转变的状态，有时也称为下一

状态，通常用Qn+1表示。

5.1概述

（3）逻辑方程组：在时序电路分析和设计中，要全面描

述一个时序电路，需要如下三个逻辑方程。

①激励方程G指输入变量X和状态变量S的函数，即触

发器输入方程。

②状态方程S指激励变量G和状态变量S的函数，即使

将激励方程代入触发器特性方程后的方程。

③输出方程W指状态变量S和系统输入变量X的函

数（Mealy机）；若是Moore机，则它仅是状态变量S的函

数。

（4）状态转换表：在时序逻辑电路中也采用表格的形

式来进行逻辑描述，这种表格称为状态转换表。状态转

换表描述的是输入和现态取值与次态和输出取值一一对

应的关系。

5.1概述

（5）状态转换图：指状态转换表的图形表示形式，

它使时序逻辑电路状态之间的转换表现得更加直观和明

了。

（6）时序图：指按照时钟脉冲作用的顺序，以时序

波形的形式分析逻辑电路，它可以更清楚地描述时序

电路逻辑功能，并常用于EDA仿真中。

时序逻辑电路根据其某时刻的输出是否取决于

该时刻的输入，而将时序电路分为Mealy机和Moore

机；或者根据是否由一个公共时钟脉冲对每个触发

器进行同步触发，而将时序逻辑电路分为同步时序

逻辑电路和异步时序逻辑电路。

5.1概述

5.1.2Mealy和Moore机

通过对图5-1和图5-2进行比较，可以看出Mealy机和

Moore机唯一的区别就是输出产生的方式不同。一般来

说，解决实际问题，既可以使用Mealy机，也可以使用

Moore机。但是对于要求高速传输的场合，一般多采用

Moore机。

5.1概述

5.1.3同步时序逻辑电路和异步时序逻辑电路

时序逻辑电路根据存储器件的状态变化是否同时发